Altera Quartus 错误 (12007)：顶层设计实体“alt_ex_1”未定义

Question

我已经查看了之前的所有问题，似乎没有人有问题 和我一样简单。我也搜索了网络，找不到解决方案。

我是 VHDL 新手，正在尝试编译提供的简单示例 由 Altera 提供，如下：

library ieee;
use ieee.std_logic_1164.all;

entity light is
port(x1, x2: in std_logic;
          f: out std_logic);
end light;

architecture LogicFunction of light is
begin
    f <= (x1 and not x2) or (not x1  and x2);
end LogicFunction;

我按照Altera tutorial中的项目创建步骤， 但是当我尝试编译项目时出现错误：

Error (12007): Top-level design entity "alt_ex_1" is undefined

Answer 1

简短回答

Error (12007): Top-level design entity "alt_ex_1" is undefined

错误信息远非微不足道，而是在一个回旋处 它确实告诉你出了什么问题。 您（可能）使用alt_ex_1.vhd 作为设计文件的名称。
在 Altera Quartus 中，文件名 必须与 （顶层）entity 在 VHDL 设计代码中声明。
您需要做的是将文件名从alt_ex_1.vhd更改为 light.vhd.
为简单起见，请创建一个名为 light 而不是 alt_ex_1 的新项目。

详尽的答案

重现错误很简单。这就是我所做的。 ¹

启动Quartus Prime Lite Edition后点击File > New Project Wizard....
如果您看到简介，请点击Next >。选择一个工作目录。
作为项目名称输入alt_ex_1。 单击Next > 两次，然后单击Finish。
创建设计文件：File > New....
在Design Files 下，选择VHDL File，然后选择OK。
下一个File > Save As...。键入或粘贴 alt_ex_1.vhd 并单击 Save.
粘贴代码：

library ieee;
use ieee.std_logic_1164.all;

entity light is
port(x1, x2: in std_logic;
          f: out std_logic);
end light;

architecture LogicFunction of light is
begin
    f <= (x1 and not x2) or (not x1  and x2);
end LogicFunction;

然后再次保存文件。

使用Processing 编译 > Start > Start Analysis & Synthesis - 或按 Ctrl + K。 消息窗口显示错误：

12007 Top-level design entity "alt_ex_1" is undefined

要摆脱烦人的错误，请删除在 工作目录，然后重新开始。 按照上面的说明进行操作，但这次确保更换每个 alt_ex_1 与 light 的出现。

在 Message 窗口中期望看到类似：

Quartus Analysis & Synthesis was successful. 0 errors, 1 warning

作为最后几行之一。

---

¹ 在 Windows 10 上使用 Altera / Intel Quartus Lite 18.1，但是 版本可能并不重要。

参考资料：

• Download Quartus Prime Lite Edition
• Error: top level design entity " " is undefined
• Quartus II Introduction Using VHDL Design

Answer 2

只需将指针放在项目导航面板中的文件名上，然后单击右键，然后按下（设置为顶级实体）。 完成。

Answer 3

我的问题是关于 verilog 代码编译器。但是当我搜索问题时，我总是看到这个问题。所以我决定也添加我的解决方案来指导其他人。我花了很多时间才找到解决方案。这是我为解决问题所做的。只需按照以下步骤操作（Quartus II 14.0.0）； Assignments -> Settings -> Top-Level Entity ->Select your module

Answer 4

在章节Starting a New Project 中，您被要求将您的项目称为light。在我看来，您没有正确执行该步骤并将您的项目命名为alt_ex_1。这就是您收到 12007 错误的原因，因为编译器不知道您设计的顶级实体是什么。

要解决这个问题，您可以：

1. 更改Assignments -> Device -> General 中的顶级实体分配。
2. 通过Project Navigator (Files -> Set as top-level entity) 将您的模块设置为顶级实体。

顺便说一句 1, 2, 3, ... - 都是同一个问题。