“顶层设计实体未定义”......这是什么意思？

Question

这是代码并保存为IR.vhd，而项目名称保存为“8051”

当我尝试在 altera 中编译 vhdl 程序时，它显示“错误 (12007)：顶层设计实体“8051”未定义 “……这是什么意思？

图书馆ieee;

use ieee.std_logic_1164.all;

use ieee.std_logic_unsigned.all;

use ieee.std_logic_arith.all;



entity IR is

port(clk,rst,pb1:in std_logic;

irreg:in std_logic_vector(15 downto 0);

ops:out std_logic_vector(2 downto 0);

modes:out std_logic;

loc1:out std_logic_vector(3 downto 0);

loc2ordata:out std_logic_vector(7 downto 0));

end IR;



architecture rtl of IR is



signal ireg: std_logic_vector(15 downto 0);



begin



process (pb1)

begin

if(pb1='0')then --I am going to set up to feed in one instruction at a time

ireg<=irreg;    --the instruction is executed when pb1 is pressed

end if;

end process;

ops<=ireg(15 downto 13);

modes<=ireg(12);

loc1<=ireg(11 downto 8);

loc2ordata<=ireg(7 downto 0);

end rtl;

Answer 1

我注意到的是顶级实体名称需要与文件名和模块名相同。因此，如果您调用顶级 IR，则该文件可能需要为 IR.v。现在我从不将文件名大写，所以我实际上不知道大小写匹配是否重要。