yssrf-possible
clc;
Rs=10*10^6;      %码速率
es=0.707;       %阻尼系数

fs=8*10^6;     %采样频率、系统时钟频率
Bit_Loop_out=27;%环路滤波器输入输出位宽
N=31;           %NCO频率字位宽
Tdds=8;        %NCO频率字更新所需的系统时钟周期个数
K=2*pi*Tdds*2^(Bit_Loop_out-2)/2^N    %环路总增益
K=K*90
Wn=73.867*10^3;     %环路固有谐振频率(rad/s)

c1=((8*es*Wn/fs)+4*Wn*Wn/fs/fs)/(4+4*es*Wn/fs+Wn*Wn/fs/fs)/K
c2=4*Wn*Wn/fs/fs/(4+4*es*Wn/fs+Wn*Wn/fs/fs)/K

% c1=2^(-6)
% c2=2^(-13)

b=[0 K*c1 K*c2-K*c1];
a=[1 K*c1-2 1+K*c2-K*c1];
roots(a)
%画出零极点图
zplane(b,a);

  

分类:

技术点:

相关文章:

  • 2021-04-11
  • 2021-12-13
  • 2021-09-16
  • 2021-05-14
  • 2021-07-04
  • 2021-12-14
  • 2021-05-07
  • 2021-07-03
猜你喜欢
  • 2021-10-05
  • 2021-11-17
  • 2021-05-10
  • 2021-12-26
  • 2021-12-28
  • 2021-11-18
  • 2021-12-23
相关资源
相似解决方案