一、安装独立的modelsim
之前用MicroSemi中的modelsim，理论上可行，但未能实现。在新的路径下单独安装modelsim，操作可以大大简化。
二、编写testbench
MicroSemi中可以指定文件编写testbench，平台会初始化testbench的框架。GoWin的平台需要新建一个*.v文件作为testbench。具体操作为在design窗口中右键→newfile→Verilog file。文件命名按照个人习惯即可。例如我要仿真的目标文件是ROM549X17.v，testbench的文件名设定为ROM549X17_TB.v。
实际上不建议将testbench放在工程目录下，会导致GoWin工程不可编译，此处为方便后面展示才如此操作。
三、新建仿真工程
1. 打开modelsim，点击file→new→project，新建工程
2. 填写工程名、选择工程路径，库名称默认work
3. 点击add existing file，添加目标文件和对应的testbench（第二步中完成），两个文件可以同时选中并添加
四、开始仿真
1. 在modelsim的project窗口中可以看到刚才添加的文件，对其进行编译，status下的问号变为√ 则编译成功
2. 到library窗口，在work目录下找到testbench， 右键→ simulate
3. 此时modelsim会切换到波形界面，添加目标信号，选择运行时间，再运行，即可出波形图
五、 更多细节，欢迎扫码交流：