【发布时间】：2016-03-08 22:50:43
【问题描述】：
我正在使用 Xilinx，尤其是 Spartan6 系列。我正在尝试流水线。我已经成功实现了一个 3-stage 管道和一个 4-stage 管道。我注意到一个趋势，即 LUT 切片数量减少，寄存器切片数量增加，最小时钟周期减少。现在我明白为什么时钟周期减少了，但我不明白 LUT 切片的减少 和 寄存器切片的增加。谁能给我解释一下？
【问题讨论】：
-
切片不是精确的测量值。您应该将 LUT 和寄存器视为测量，而不是切片。切片是一组 LUT 和寄存器。每个都有一个利用率。所以你可以有很多切片，但利用率很低。
标签： pipeline xilinx xilinx-ise spartan