【发布时间】:2020-11-15 16:46:14
【问题描述】:
我是 verilog-hdl 设计的新手。我正在使用 xilinx vivado 来综合和实现设计。该设计基本上是一个 FFT 算法。我想计算设计使用的“完全使用的 LUT-FF 对”的百分比。在通过选择 FPGA 设备实施后,消耗的完全使用的 LUT-FF 对总数为 162。我已附上报告。我没有找到总数。可用的完全使用的 LUT-FF 对。从报告中我可以找到总数。该 FPGA 设备中存在的完全使用的 LUT-FF 对或我在哪里可以找到它?
【问题讨论】:
-
您应该删除 vrilog 和 system-verilog 标签。他们与问题无关。