代码写好后,进行逻辑综合,在chipscope上添加被触发的信号时,发现有些在信号列表里看不到,这是因为这些信号没有参与到逻辑电路设计中,产生不想关的电路,综合器会默认优化资源。

还有一种情况是,对于一些wire信号,要添加*keep ture*属性才可以看到,这也是防止被优化掉。

相关文章:

  • 2021-08-24
  • 2021-12-27
  • 2021-06-26
  • 2022-12-23
  • 2021-11-30
  • 2021-04-25
  • 2021-06-16
  • 2022-12-23
猜你喜欢
  • 2021-10-03
  • 2021-09-06
  • 2021-12-16
  • 2021-08-27
  • 2021-12-15
  • 2021-06-15
  • 2022-12-23
相关资源
相似解决方案