前言
在pcb电路布局前需要做一些操作，为器件模块化布局做准备。
这些操作包括但不限于：软件的显示设置，禁布层设置，固定器件的提前定位。
本篇所必须的具体操作可以参考以下博文：
cadence allegro 元器件定位
cadence allegro 使用zcopy命令绘制禁止布线层
关闭飞线
布局前是完全没必要显示器件间飞线，显示只会影响对器件的观察。
如上图所见，非常凌乱，飞线把元器件都盖住了。
按照上图所示操作将全部飞线关闭显示即可。
栅格点设置
软件默认的栅格点有些大，打开define grid窗口，在all etch栏目中将spacing 的x和y都设定为：
5 5 5 5 5
然后ok退出即可。
放置固定位置的元器件
根据dxf文件示意放置 固定位置的元器件在之前的博文已经详细说明操作。稍微注意一下的是有时候抓取圆形物体并不难直接抓取圆心（具体原因我也不太清楚）。可以先用下图所示操作抓取圆心，再按博文的内容操作：
设定禁布层
使用zcopy命令为电路板设定禁布层。具体操作可以参考之前博文。
如上图所示，禁止布线层一般比电路板外框内缩20mil。
此外，如果该电路板需要机器贴片的话，元器件就不应该离电路板边缘太近，会对机器贴片产生一定影响。
因此需要额外设定一个禁止布元器件层package keepin。
依然采用zcopy命令对其换层+内缩。这里注意package keepin要比route keepin内缩的更多一些，这里设定为120mil。
设定需要显示的层与颜色
allegro软件里默认会显示所有层，这显然是不需要的。而且显示的层过多对于电路的设计会带来一些妨碍因素。因此可以适当的只选取自己需要的层进行显示。
这里仅展示个人在电路设计中使用的层，仅供参考。
首先是板框外层，导入的dxf层（自己创建的）和板框边界outline层，都是必须显示的。
然后是显示元器件边界的丝印层，如果没有显示，根本看不到元器件的轮廓。
在stack层里将电气层与soldermask层打开。
禁布层，route keepin层和package keepin层，都是需要显示的。
哪些层需要显示，本身并不需要去死记硬背，而是根据经验自己去分析自己需要哪些层，然后再去做选择。