1.根据工程向导新建一个工程。
2.新建VHDL-Verilog 文件，注意文件名称必须和工程名称相同。编写完成的Verilog文件如下图
3.将工程进行编译，看是否报错，无误后可以进行下一步操作。
4.查看RTL文件如下图所示
5.建立仿真VWF文件，并加上输入信号，来观察输出信号，验证编写的正确性，仿真结果如下图所示
相关文章：
相似解决方案
热门标签
1.根据工程向导新建一个工程。
2.新建VHDL-Verilog 文件，注意文件名称必须和工程名称相同。编写完成的Verilog文件如下图
3.将工程进行编译，看是否报错，无误后可以进行下一步操作。
4.查看RTL文件如下图所示
5.建立仿真VWF文件，并加上输入信号，来观察输出信号，验证编写的正确性，仿真结果如下图所示
相关文章：