作业2：循环计数器Verilog实现

1.根据工程向导新建工程

2.新建一个Verilog-HDL文件，编写相关的Verilog语句，如下图所示

作业2：循环计数器Verilog实现

3.在TOOL下的选项中查看RTL图，如下图所示。

作业2：循环计数器Verilog实现

4.建立VWF文件，添加输入信号，然后观察仿真结果如下图所示

作业2：循环计数器Verilog实现

相关资源

相似解决方案

热门标签

Java Python linux javascript Mysql C# Docker 算法前端 SpringBoot Redis Vue spring 设计模式 .net core .net kubernetes c++ 数据库数据结构大数据 js 机器学习微服务 Android Go 程序员面试 JVM ASP.net core 云原生人工智能后端 PHP git CSS golang k8s Nginx Django mybatis 深度学习多线程 React 架构 devops 爬虫云计算 Spring Boot LeetCode