1. 时钟框图
2.时钟的产生
开发板晶振和时钟发生器先产生一个24M的时钟，之后通过锁相环PLL倍频得到一个比较大的时钟频率，之后通过clock_source打开相对应的MUX开关和clock_div配频得到想要的时钟。
3. 时钟的配置步骤
1.先关闭PLL使用初始时钟开启开发板。
2.设置PLL的锁定时间。
3.设置时钟的分频系统。
4.设置时钟的倍频。
5.打开锁相环PLL
4.所用的寄存器
4.1xPLL_LOCK
控制锁相环的锁定周期
4.2xPLL_CON
设置锁相环的倍频参数
4.3CLK_SRCn
设置时钟的来源
4.4 CLK_SRC_MASKn
设置时钟模块的开关
4.5 CLK_DIVn
时钟分频的参数
4.6 CLK_DIV_STATn和CLK_MUX_STATn
查看CLK_DIV和CLK_SRC寄存器的状态