S5PV210时钟相关的寄存器在数据手册P367页
这里我们主要看以下几大类常用寄存器：
1.xPLL_LOCK ( x=A/M/E/V )
这些寄存器主要是让PLL产生一个稳定的时钟输出周期。
2.xPLL_CONn (x=A/M/E/V n=0,1)
这类寄存器主要是用来关闭或者使能PLL以及设置经过PLL高频后的时钟频率大小，具体公式如下:
这些我们可以参考上一篇中的时钟结构框图来详细了解。
3.CLK_SRCn (n=0~6)
这个寄存器主要用来选择相应的时钟来源，可以根据需要然后对照上一篇中的时钟结构框图进行设置。
4.CLK_SRC_MASKn (n=0,1)
这个寄存器也就是相应的开关寄存器，具体根据需要对应框图进行查看。
5.CLK_DIVn (n=0~7)
这个寄存器主要用来设置相应的倍频器倍频系数。
6.CLK_GATE_xxx
这个寄存器也就相当于控制时钟开关的，只是和其它的相比他们分别控制不同的时钟而已，具体可以查看芯片数据手册。
7.CLK_DIV_STATn / CLK_MUX_STATx
这两类寄存器是只读寄存器，用来表示DIV和MUX功能完成的状态标志位，具体查看数据手册。
总结：其中最重要的有三类，CON / SRC / DIV ，CON决定PLL倍频到多少，SRC决定相应时钟源的选择，DIV决定最后分频后的时钟频率。