如何确定逻辑单元和 MLUTS 的数量答案

【问题标题】：How to determine the number of Logic cells and MLUTS如何确定逻辑单元和 MLUTS 的数量
【发布时间】：2013-07-09 05:11:04
【问题描述】：

所以通过查看这张图表，我想弄清楚这些答案是如何产生的？谁能给我解释一下？

A) 寄存器 R0 到 R2 总共需要 32 个逻辑单元，每个单元使用 1 个在 Shift Reg 中运行的 MLUT 实现 3 级移位寄存器。模式。

B) R3 需要 32 个逻辑单元，每个逻辑单元实现一个 RC 加法器，在 ROM 模式下使用 1 个进位和 1 个 MLUT。

C) 减法器和加法器各自需要 16 个逻辑单元，在 ROM 模式下使用 1 个 MLUT

D) 比较器在 ROM 模式下需要 16 个逻辑单元和 1 个 MLUT。

【问题讨论】：

根据this page，逻辑单元可以是触发器。 R0 看起来像一个 32 位宽的触发器，由 32 个逻辑单元组成。
如果没有大量进一步的信息，这些答案都无法验证。例如。 R0-R3 本身不需要任何逻辑，它们只是寄存器。有多少逻辑元件（我们在这里谈论的是 FPGA，对吗？）高度依赖于 FPGA 架构，例如，每个 LE 有多少个寄存器，它是否具有用于移位寄存器的特殊结构等。 +/- 的 LE 数量/> 取决于所选的硬件实现，而后者又取决于 FPGA 架构、资源和时序...

标签： vhdl fpga hdl

【解决方案1】：

我假设您正在开发 Xilinx FPGA，但我不确定为什么每个组件只能获得 1 个 MLUT，但我会尝试解释一下。

理解这一点的简单方法是理解逻辑单元包含单个查找表 (LUT)，而 MLUT 只是具有存储能力的 LUT。每个 LUT 能够为一组 6 输入输出 1 位（用于后来的 Xilinx FPGA 系列）。因此，对于每个 1 位输出，您需要一个 LUT。

B) R3 需要 32 个逻辑单元，每个逻辑单元实现一个 RC 加法器，在 ROM 模式下使用 1 个进位和 1 个 MLUT。

C) 减法器和加法器各自需要 16 个逻辑单元，在 ROM 模式下使用 1 个 MLUT

很容易属于所描述的类别。

现在，让我们看看特殊情况：

A) 寄存器 R0 到 R2 总共需要 32 个逻辑单元，每个单元使用 1 个在 Shift Reg 中运行的 MLUT 实现 3 级移位寄存器。模式。

消耗 32 个逻辑单元，因为它利用 Xilinx MLUT 中的一种特殊操作模式，即移位寄存器。

D) 比较器在 ROM 模式下需要 16 个逻辑单元和 1 个 MLUT。

比较器需要 16 个逻辑单元，因为每个阶段的结果都取决于前一个阶段，就像加法器一样。因此，您需要其中的 16 个才能正确比较结果。

需要注意的是，以上描述仅适用于Xilinx FPGA，不适用于其他公司的FPGA。其他公司的 FPGA 设计方法不同，无法直接翻译或比较。

我建议您阅读 Xilinx 的资源网站，了解 LUT 和 CLB 是如何构建的。这应该能让你更好地理解。

希望这会有所帮助。

【讨论】：

【解决方案2】：

什么是 MLUT？这取决于您的 FPGA 架构。只需使用供应商提供的综合工具来获取您设备的编号。

【讨论】：