【发布时间】:2009-11-10 22:41:17
【问题描述】:
我正在研究一种我正在尝试优化的算法,它基本上有很多小技巧,然后在严格的反馈中添加了一些内容。如果我可以对加法器使用进位保存加法,它确实可以帮助我加快速度,但我不确定我是否可以通过加法分配操作。
如果我代表:
a = sa+ca (state + carry)
b = sb+cb
我可以用 s 和 c 来表示 (a >>> r) 吗? 怎么样| b 和 a & b?
【问题讨论】:
标签: optimization hardware bit-manipulation fpga