【问题标题】:passing arguments to verilator backend in chisel在凿子中将参数传递给验证器后端
【发布时间】:2018-08-20 14:56:06
【问题描述】:

我在 chisel 中编写了一个简单的 PeekPokeTester 测试平台,它可以使用 verilator 后端成功编译和运行。
但现在我想将一些标志传递给验证器后端。在驱动程序选项中有一个“--more-vcs-flags”选项,但verilator没有类似的东西。有什么方法可以更改验证器标志或 CFLAGS 吗? 更具体地说,我想在凿子中将 xilinx 原语模拟为黑盒,我必须在 verilator 编译命令中添加类似“-y $VIVADO_INSTALL_DIR/data/verilog/src/unisims”的内容
谢谢

【问题讨论】:

    标签: chisel register-transfer-level


    【解决方案1】:

    项目中有一个针对此主题的问题:https://github.com/freechipsproject/chisel-testers/issues/148

    【讨论】:

    • 谢谢,但它是关于 vcs 的,他们为 vcs 添加了选项,但对于 verilator 没有类似的东西。有没有其他办法?
    • 我在这里stackoverflow.com/questions/49638404/…问了一个类似的问题。据我所知,目前没有解决方案。
    猜你喜欢
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 1970-01-01
    • 2018-11-23
    • 1970-01-01
    • 2022-01-21
    • 1970-01-01
    相关资源
    最近更新 更多