如何构建 Zscale 内核？（RISC-V，火箭芯片）答案

【问题标题】：How to build a Zscale core? (RISC-V, rocket-chip)如何构建 Zscale 内核？（RISC-V，火箭芯片）
【发布时间】：2016-08-02 23:29:58
【问题描述】：

我指的是以下链接， https://github.com/ucb-bar/zscale/issues/1 这表示 zscale 可以从火箭芯片生成器构建只有不同的构建选项。

make CONFIG=ZscaleConfig MODEL=ZscaleTop verilog" instead.

但是，从https://github.com/ucb-bar/rocket-chip.git 存储库，我发现没有这样的配置 'ZscaleConfig' 也没有 ZscaleChip.scala 在正确的目录中。我找到这些配置的唯一地方和文件是以下存储库。 gitlab.cs.fau.de/osek-v/osek-v/tree/a3c9431ee20f94bf2826251680de61b8d640b02d

不幸的是，存储库似乎有点过时了，它不会由于未解决的工具依赖关系而正确构建（各种代理似乎已死）。

从 scala 构建 ZScale 内核是否仍然是获取 verilog 文件的有效方式，或者是下载和使用 VScale 的唯一方式？如果可能的话，我想从 scala 构建，因为它支持更强大的功能，例如在高级语言中更改配置或不需要 VCS 来运行测试的 C 模拟（RTL 模拟）。

提前谢谢大家。

【问题讨论】：

标签： scala riscv chisel

【解决方案1】：

Z-scale 已弃用，并且在 Rocket Chip Generator 中不再支持。按照 Rocket Chip README 中的步骤初始化 repo 并构建 RISC-V 工具链后，您可以构建一个微型内核：

cd vsim
make verilog CONFIG=TinyConfig

这构建了一个 Rocket 实现，它在大小和功能上与旧的 Z-scale 核心相似。

【讨论】：

这就是我的想法，因为同时还没有关于 zscale 的任何更新。非常感谢您确认。我将尝试检查小型配置核心在 PPA 或复杂性方面可以与 zscale 匹配多少。

【解决方案2】：

Zscale 已于 2016 年 5 月 16 日在 https://github.com/ucb-bar/rocket-chip/commit/f52fc655a54bbfd3d5e89895cdd8152f5a77b69c#diff-0ff996c4528f4b67c36098dab7873f08 中删除。

你可以试试火箭芯片的旧版本。

【讨论】：