无约束数组的VHDL无约束数组答案

【问题标题】：VHDL unconstrained array of unconstrained array无约束数组的VHDL无约束数组
【发布时间】：2014-05-10 16:27:25
【问题描述】：

我想要一个二维数组，其中两个维度的大小都基于实体泛型，我想在我的整个设计中将这些传递到其他组件的输入/输出端口。

简单的解决方案一直是创建一个定义了常量的包，该常量将在包中创建正确大小的类型...并在需要该类型的任何地方使用该包。

问题在于，当用户为 Xilinx EDK 实例化我的 pcore 时，用户可以在“自定义 IP”界面中进行配置，这些选项将作为泛型实例化到我的设计中。用户无法配置 IP 并让设置更改包中定义的常量。

有没有办法完全从实体泛型中做到这一点？

【问题讨论】：

标签： arrays vhdl

【解决方案1】：

这在 VHDL-2008 中可以使用包泛型或直接使用无约束数组的无约束数组。不幸的是，您将不得不等待综合供应商的支持在将来的某个时间使用它。现在，您将不得不将其展平为一维数组并切出模拟二维所需的段。

【讨论】：

我会修改您的答案以要求包泛型和无约束元素子类型的无约束数组。实体声明区域中的包实例化语句出现在实体标头之后，不会影响它。从历史上看，该功能可能包含在宏单元生成器中。