使用第八个 1 位全加器的 VHDL 8 位全加器答案

【问题标题】：VHDL 8 bits full adder using eigth 1 bit full adder使用第八个 1 位全加器的 VHDL 8 位全加器
【发布时间】：2018-06-21 01:41:46
【问题描述】：

晚上好，我正在尝试在 vhdl 中实现一个 8 位全加器，但为此我需要使用八个完整的 1 位全加器。我知道怎么做8位全加器，但是我不知道怎么用8位1位全加器。我有这个代码：

library IEEE;
use IEEE.std_logic_1164.all;

entity onebitfulladder is

port (num1, num2, carry_in : in std_logic;
result, carry_out : out std_logic);

end onebitfulladder;

architecture behavior of onebitfulladder is

signal S1, S2, S3 : std_logic;

begin
result <= num1 xor num2 xor carry_in;
S1 <= num1 and num2;
S2 <= num1 and carry_in;
S3 <= carry_in and num2;
carry_out <= S1 or S2 or S3;
end behavior;

基本上，我需要使用 1 位加法器来实现一个完整的 8 位加法器。我已经实现了完整的 1 位加法器，但我不知道如何使用它来形成一个 8 位加法器。

【问题讨论】：

见8 bit adder codes in VHDL。您有具体问题吗？
是的，我有。我不能使用 STD_LOGIC_VECTOR，这是我的问题，我不知道如何使用我上面提到的代码来做到这一点。
您的问题不清楚。证明问题。
基本上，我需要使用 1 位加法器来实现一个完整的 8 位加法器。我已经实现了完整的 1 位加法器，但我不知道如何使用它来形成 8 位加法器。

标签： vhdl

【解决方案1】：

让我们将您提供的代码称为“onebitfulladder”。你应该有一个 VHDL 文件 onebitfulladder.vhd

您需要创建一个新文件“eightbitadder”，在其中声明和实例化组件“onebitfulladder”。

有很多教程解释了如何在 VHDL 中创建组件： https://www.ics.uci.edu/~jmoorkan/vhdlref/compinst.html

那么就可以通过实例化8个onebitfulladder来创建八位加法器

【讨论】：