【发布时间】:2012-05-05 06:40:38
【问题描述】:
我在过去的一篇论文中有一个问题,它要求设计为乘积的最小总和,并且只使用 NAND 门,该电路采用 4 位二进制输入并将该数字乘以 3(mod 16)
这是我导出的真值表
Inputs Outputs
w x y z | a b c d
0 0 0 0 | 0 0 0 0
0 0 0 1 | 0 0 1 1
0 0 1 0 | 0 1 1 0
0 0 1 1 | 1 1 0 0
0 1 0 0 | 1 0 0 0
0 1 0 1 | 1 1 1 0
0 1 1 0 | 0 1 0 0
0 1 1 1 | 1 0 1 0
1 0 0 0 | 0 0 0 0
1 0 0 1 | 0 1 1 0
1 0 1 0 | 1 1 0 0
1 0 1 1 | 0 0 1 0
1 1 0 0 | 1 0 0 0
1 1 0 1 | 1 1 1 0
1 1 1 0 | 0 1 0 0
1 1 1 1 | 1 0 1 0
从这里我创建了 4 个卡诺图:
wx|yz|00 01 11 10
_____|___________
00 |0 0 1 0
01 |1 1 1 0
11 |1 1 1 0
10 |0 0 0 1
(a)
wx|yz|00 01 11 10
_____|___________
00 |0 0 1 1
01 |0 1 0 1
11 |0 1 0 1
10 |0 1 0 1
(b)
wx|yz|00 01 11 10
_____|___________
00 |0 1 0 1
01 |0 1 1 0
11 |0 1 1 0
10 |0 1 1 0
(c)
wx|yz|00 01 11 10
_____|___________
00 |0 1 0 0
01 |0 0 0 0
11 |0 0 0 0
10 |0 0 0 0
(d)
这是我的问题: 在这些卡诺图中会有任何不关心的条件吗?怎么判断有没有?
此外,这将给我四个布尔表达式,从而产生 4 个独立的电路。我需要以某种方式将它们连接成一个大电路吗?
最后,我是否可以将某个机械程序应用于最终的布尔表达式,以便将其转换为与非门?
【问题讨论】:
-
你的真值表是错误的 - 看起来你跳过了一行 - 前三行没问题,然后你有 3*3 = 12 ,然后一切都搞砸了。
标签: circuit digital-logic truthtable karnaugh-map