【发布时间】:2014-12-09 08:12:22
【问题描述】:
我在 ISE (Webpack) 中有一个简单的项目,它由我用 coe 文件中的数据填充的 ROM 块组成。如果我使用外部应用程序(例如记事本)编辑该文件,那么如何将更改传播到我的设计实现?即使双击 xco 并单击“生成”按钮似乎也不起作用,到目前为止我能够做到的唯一方法是删除核心并从头开始重新构建它。
【问题讨论】:
标签: fpga xilinx-ise
我在 ISE (Webpack) 中有一个简单的项目,它由我用 coe 文件中的数据填充的 ROM 块组成。如果我使用外部应用程序(例如记事本)编辑该文件,那么如何将更改传播到我的设计实现?即使双击 xco 并单击“生成”按钮似乎也不起作用,到目前为止我能够做到的唯一方法是删除核心并从头开始重新构建它。
【问题讨论】:
标签: fpga xilinx-ise
我看过一些 coe 文件,但通常我会建议使用 mem 文件。
Xilinx 提供了一个名为 Data2MEM 的工具,它可以从 mem 文件中写入 BlockRAM 内容。 Data2MEM 还能够交换位文件中的 BlockRAM 内容。因此,如果您想更改 BlockRAM 的内容,您不必重新综合您的设计。
Data2MEM 使用一个简单的 bmm(BlockRAM 内存映射)文件来查找设计中合适的 BlockRAM 实例。 Data2MEM UG658
【讨论】: