caiya

打开 pcb designer

file-new    选择BOARD,选择保存路径,命名后点击ok

首先设置图纸大小:setup-design parameter-design;

设置层叠结构:setup-cross section,就是设置几层板,还可以看阻抗这些;

设置板框:在outline绘制闭合图形板框;

设置禁止布线层:route keepin层绘制区域,布线只能在这里面,route keepout层绘制区域,布线不能再这里面绘制;

 

每次执行工程,不管是pcb,还是元器件封装,cadence都会备份,生成一些.jrl,.log文件等,我们直接删掉就好;

封装里面只保留.dra,.psm,.pad文件即可;

 pcb里面就只需要保留.brd文件即可;

分类:

技术点:

相关文章:

  • 2021-11-25
  • 2021-09-25
  • 2022-01-03
  • 2022-01-07
  • 2021-12-11
  • 2021-04-28
  • 2021-12-05
  • 2021-06-20
猜你喜欢
  • 2021-04-17
  • 2021-12-04
  • 2021-07-11
  • 2022-12-23
  • 2021-12-04
  • 2021-08-15
  • 2022-12-23
相关资源
相似解决方案