1、基本作用

一个专用的乘法器,可以调用DSP单元的IP,可以提高设计中的运算效率。

2、实际操作

 

`timescale 1ns/1ns
module mult_tb;
    reg [7:0] a;
    reg [7:0] b;
    wire [15:0] r;

myip_mult U1_tb(
    .dataa(a),
    .datab(b),
    .result(r)
);

initial begin
    a=0;
    b=0;
    $monitor($time,,"a=%d,b=%d,r=%d",a,b,r);
    #1
    a=1;
    b=2;
    #2
    a=100;
    b=200;
    #3
    $stop;
end

endmodule
 run -all
#                    0 a=  0,b=  0,r=    0
#                    1 a=  1,b=  2,r=    2
#                    3 a=100,b=200,r=20000
# ** Note: $stop    : D:/Library/FPGA_altera/A9_LPM_MULT/standard_module/mult_tb.v(24)
#    Time: 6 ns  Iteration: 0  Instance: /mult_tb

3、结果分析

输出的值就是a与b的乘积,符合预期。

相关文章:

  • 2021-11-29
  • 2021-12-16
  • 2021-09-27
  • 2021-12-15
  • 2021-09-19
  • 2021-12-29
  • 2021-12-20
  • 2021-12-15
猜你喜欢
  • 2021-11-26
  • 2019-07-25
  • 2021-06-14
  • 2021-12-06
  • 2021-11-24
  • 2021-07-30
  • 2021-09-29
  • 2021-10-11
相关资源
相似解决方案