SDC时常用的基本约束

1、输入时钟约束

2、建立virtual clocks，代表驱动数据到FPGA的时钟

3、PLL

4、衍生时钟的约束，比如uncertainty

5、建立clock groups

6、输入输出延时

举例：

相关资源

相似解决方案

热门标签

Java Python linux javascript Mysql C# Docker 算法前端 SpringBoot Redis Vue spring 设计模式 .net core .net kubernetes c++ 数据库数据结构大数据 js 机器学习微服务 Android Go 程序员面试 JVM ASP.net core 云原生人工智能后端 PHP git CSS golang k8s Nginx Django mybatis 深度学习多线程 React 架构 devops 爬虫云计算 Spring Boot LeetCode