代码如下
test.v文件
led.v文件
module test(); wire led_r,led_g,led_b; reg clk = 0; always #5 clk <= ~clk; led c1 ( .clk(clk), .led_r(led_r), .led_g(led_g), .led_b(led_b) ); endmodule
代码如下
test.v文件
led.v文件
module test(); wire led_r,led_g,led_b; reg clk = 0; always #5 clk <= ~clk; led c1 ( .clk(clk), .led_r(led_r), .led_g(led_g), .led_b(led_b) ); endmodule
相关文章: