基于FPGA的数字秒表设计

硬件平台：DE2-115

软件环境：Quartus II 15.1

      采样了较为简单的计数方法，详细代码就不讲解了，分为三个模块，一个是计数模块 count.v，一个是显示模块 disp.v，还有一个是顶层模块 miaobiao.v。有清零按键和暂停拨码开关。

顶层模块：

 1 module miaobiao(
 2   clk,
 3   rst_n,
 4   pause,
 5   
 6   Hex0,
 7   Hex1,
 8   Hex2,
 9   Hex3,
10   Hex4,
11   Hex5,
12 );
13 
14 input clk;
15 input rst_n;
16 input pause;
17 
18 output[6:0] Hex0;
19 output[6:0] Hex1;
20 output[6:0] Hex2;
21 output[6:0] Hex3;
22 output[6:0] Hex4;
23 output[6:0] Hex5;
24 
25  wire[3:0]h_sec_h;
26  wire[3:0]h_sec_l;
27  
28  wire[3:0]sec_h;
29  wire[3:0]sec_l;
30 
31  wire[3:0]fen_h;
32  wire[3:0]fen_l;
33 
34 count u0(
35   .clk(clk),
36   .rst_n(rst_n),
37   .pause(pause),
38   
39   .h_sec_h(h_sec_h),
40   .h_sec_l(h_sec_l),
41   
42   .sec_h(sec_h),
43   .sec_l(sec_l),
44   
45   .fen_h(fen_h),
46   .fen_l(fen_l)
47 );
48 
49 disp u1(
50   
51   .h_sec_l(h_sec_l),
52   .h_sec_h(h_sec_h),
53   
54   .sec_l(sec_l),
55   .sec_h(sec_h),
56   
57   .fen_l(fen_l),
58   .fen_h(fen_h),
59   
60   .Hex0(Hex0),
61   .Hex1(Hex1),
62   .Hex2(Hex2),
63   .Hex3(Hex3),
64   .Hex4(Hex4),
65   .Hex5(Hex5)
66 );
67 
68 endmodule

miaobiao.v