Verilog中负数的存在形式

　　在Verilog中，负数是以补码的形式存在的，当要使用是，需要现转化成原码的形式。