在实现内嵌传输的过程中，笔者参考VESA的时序，也就是下图，实现了一个内嵌同步的程序，同步码放在H Back Porch与H Front Porch的后端与前端，但是在传输过程中发现接收端画面不正常。
但是本人也查不出什么错误。但是肯定的是真正的BT1120的时序是没有问题的，但我的程序确实有问题，只是问题有点隐蔽罢了。
后来经过仔细思考和通过FPGA的逻辑分析仪抓取数据对比发现，在有效区与无效区连接的地方程中同步码是不一样的，下面两幅图第二幅才是真正的BT1120时序。
本来笔者是不明白不同的组织定义的这些看似相近的时序有什么区别，但现在真正感受到了，为些也付出了很多的调试时间。