LPC2478时钟模块详解

时钟框图如上图,系统时钟来源分别是内部4M的RC振荡器和外置晶振,RTC模块在某些情况下也可以作为主时钟,经过系统时钟选择s\de时钟需要经过PLL倍频(或者不倍频),处理过的PLL输出USB时钟分频器和CPU时钟分频器,成为FCCLK 和FUSBCLK,FCCLK供给系统内核,以太网模块,以及各式AHB外设,APB外设的时钟来自于PLLCLK,经过外设时钟发生器,分频出各个时钟供给外设使用,同时,时钟模块也能切断外设模块的时钟

另外,看门狗定时器有多重时钟可以选择,系统实时时钟也有多个模式的时钟源可以选择

使用时钟模块时,主要有以下注意事项

1.      切换时钟源的时候PLL必须被断开,否则无法切换成功

2.      PLL输入时钟最大50M,产生的时钟最小275M

3.      PLL配置寄存器的写入需要解锁,写入PLL数据之后必须要解锁写入的数据才能生效,如下

4.      PLL设置过程如下

 

 

         代码如下

 

 

#ifndef __CLOCK_H_
#define __CLOCK_H_

#include "lpc24xx.h"
#include "common.h"

#define CLOCK_HSE	1
#define CLOCK_HSI	2

void ClockSet(u8 clockSel);


extern u32 SystemCoreClock;

#endif