FIFO(附Testbench)

介绍：此为设计AVS帧内预测与MD之间的接口FIFO，在已有的FIFO基础上设计得来：（1）其在满状态下若在输入数据，会冲掉前面第一个数据；（2）根据输入模式的不同，会选择从第几个数据开始为有效数据(即前面的为无效数据)。

内容：指标（1）由读写指针的移位来实现

        指标（2）由复位信号的初始值来实现

 FIFO module

128 

ram_dp_ar_aw  module

 

 End of Module ram_dp_ar_aw

Testbench

 

endmodule