看完verilog那些事儿（以前看过部分），写一个驱动7段数码管的.v(以前写过，并封装成IP核，不过是参照别人的)，并用Modelsim仿真，验证（以前没有用过）。晚上写今天完成的成果！
相关文章：
猜你喜欢
相关资源
相似解决方案
热门标签
看完verilog那些事儿（以前看过部分），写一个驱动7段数码管的.v(以前写过，并封装成IP核，不过是参照别人的)，并用Modelsim仿真，验证（以前没有用过）。晚上写今天完成的成果！
相关文章：