(原創) 用HDL設計硬體有什麼優點? (IC Design) (Verilog)

傳統設計硬體，就是用麵包版實際做出來，很花時間，成本也很高。但有了HDL之後就改觀了，最少有以下兩種優點：

1.可進行模擬
先模擬設計的結果是否正確，是否合乎規格，然後在實做，可大幅減低成本。

2.可進行合成
軟體的compiler可將C程式轉成組合語言和機器語言，而HDL也是如此，可合成(synthesize)成and和or gate，根據速度需求或是面積需求和成出你所要的結果。