Abstract
Checksum Master為Quartus II 7.2 Handbook Vol:4中，示範使用Component Editor將user logic包成component後，並撰寫software driver的範例，但手冊中的程式和步驟都無法在DE2上順利執行，本文提出解決的方法。
使用環境 : Quartus II 7.2 SP1 + Nios II 7.2 SP1 + DE2 (Cyclone II EP2C35F627C6)
手冊版本 ：Quartus II Version 7.2 Handbook Volume4 : SOPC Builder
Introduction
Checksum Master是Altera在Quartus 7.1之後的範例程式，用以取代以前的PWM(pulse width modulator)，PWM只示範了Avalon-MM slave interface，但Checksum Master同時示範了master和slave，且搭配SOPC Builder 7.1之後大改的介面。
不過很不幸的，Altera所附的範例和手冊中的步驟，僅適用於Altera原廠的版子，並不適用於DE2，經過幾天的搏鬥，總算修改成適用於Quartus 7.2 SP1和DE2的範例。
下載Checksum Master
我將Altera原廠的Checksum Master上傳了，請按此下載altera_avalon_checksum.zip。
原廠Checksum Master範例的問題
1.範例僅適用於Altera原廠的版子，並不適用於DE2。
2.範例中使用onchip memory，不過由於DE2上EP2C35F627C6 FPGA的logic element限制，onchip memory最多只能設定49K左右，但這樣的memory size仍無法執行此範例。
Solution
本文並沒有打算重寫整個tutorial，所以建議先將Quartus II 7.2 Handbook Vol.4 Ch.9 Developing Components for SOPC Builder瀏覽一次，在此只將與手冊中不適用於DE2之處列出。
1.使用DE2的reference design
在手冊中的P.9-9頁，Altera建議我們使用<Nios EDS install path>/examples/<verilog or vhdl>/<board version>/standard 目錄下的硬體，由於DE2用的是EP2C35F627C6這顆晶片，直覺會選Cyclone II的niosII_cycloneII_2c35這塊版子，但可惜這是Altera原廠的版子，並非DE2，若選擇這塊版子，Quartus II連編譯都不會過。
請在此下載DE2的reference design
http://www.terasic.com/downloads/cd-rom/de2/
根據你DE2的型號和使用Quartus II的版本，下載適當的DE2_System版本。
若你使用的是Quartus II 7.2，則建議下載Quartus II 7.1的版本，畢竟Quartus II 7.1大改，7.2和7.1較接近，遇到的問題會較少。
以我的狀況，是使用DE2_System_1.4b.zip這個版本。
DE2的Nios II reference design在壓縮檔內的
\DE2_demonstrations\SOPC_Builder\Reference_Design\DE2_NIOS\
將這個目錄複製到任何位置，並更改目錄名稱為checksum_master_onchip，使用Quartus II開起DE2_NIOS.qpf。
2.使用on-chip memory
在Quartus II Vol.4 Ch.9 P.9-24，有一段話，特別強調須使用on-chip memory。
當將on-chip memory加入DE2_NIOS後，儘管只是預設的4K，在Quartus II編譯也會有以下錯誤訊息：
原因是on-chip memory相當浪費logic element count，FPGA已經塞不下了，或許你會說，『DE2的Nios II reference design放了很多我沒用到的component，將其刪除就可放on-chip memory了』，聽起來是個可行方案，我試著將component刪到只剩下最簡，Nios II CPU也改成最簡單的Nios II/e，如此可將on-chip memory擴大到49K，也依照了手冊的步驟加入了user logic component，最後SOPC Builder如下：
DE2 reference design完整code如下
DE2_NIOS.v
如此修改後，Quartus II可順利編譯，並且用Programmer燒進DE2。
硬體部分解決了，但不代表軟體部分沒問題!!
接著如手冊的步驟，在Nios II EDS 7.2 build project，出現以下錯誤訊息：
主要是這一句
on-chip memory不夠跑了，還需要4K的記憶體!!
但on-chip memory的49K已經是極限了!!
到了這邊，有兩條路可走
1.從軟體解決，想辦法將軟體的code size減少!!
2.從硬體解決，改用SRAM或SDRAM!!
軟體解決
修改System Library Properties選項
將Lightweight device driver API、Reduced device drivers、Small C library打勾，不要選取Support C++，這樣減少所產生的code size，可以節省些記憶體空間。
修改gcc參數
改為release mode和optimize size
如此修改後，可正常Build Project且Run As Hardware執行，結果如下
硬體解決
改用SRAM(或SDRAM)
從軟體解決雖然可以跑了，但並非長遠之道，且on-chip memory非常耗logic element，若日後在加上自己的verilog code，難保on-chip memory還夠用，且DE2上已經有SRAM和SDRAM，實應妥善運用這兩塊記憶體。
由於使用了SRAM，對DE2 reference design就不再做修改，但必須將altera_avalon_checksum_inst的m1(Avalon Master)改接在SRAM上。
軟體部分
由於改用了SRAM，System Library Properties必須改成run在SRAM上。
若直接使用原本的test_checksum.c，執行後會出現以下錯誤訊息。
因為硬體沒使用on-chip memory，故register map也沒有ONCHIP_RAM_BASE這個macro，由於我們改用了SRAM，故將macro名稱改為SRAM_0_BASE。
完整的test_checksum.c如下
最後執行結果
完整程式碼下載
Altera原廠的altera_avalon_checksum.zip
Checksum Master on on-chip memory
Checksum Master on SRAM
Conclusion
凡是Altera原廠的範例，若要用在DE2，尤其是Nios II上，一定得改用DE2的reference design，這是跑不掉的。至於其他的修改，就得見招拆招了，畢竟DE2不是Altera原廠的版子。本文我們看到從軟體減少code size的方法，也看到從硬體從on-chip memory改用SRAM的方法。
See Also
(原創) 深入探討Altera的Checksum Master範例 (SOC) (SOPC Builder) (Nios II) (DE2)