1,内存可见性,通过缓存一致性协议 不同线程读取到同一cache line时 会进行内存读取同步,同步其他线程去主存读取。 2,防止指令重排序,通过在voliate关键字指令前后加入 内存屏障的指令,内存屏障指令前后的指令是禁止重排序的。 相关文章: 2021-08-25 2021-10-27