第四章 存储器
部分习题解答及知识点 如有错误，欢迎指出
储存器分类：
1、解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：主存储器（Main memory），简称主存。是计算机硬件的一个重要部件，其作用是存放指令和数据，并能由中央处理器（CPU）直接随机存取。
辅存：外部存储器（需要通过I/O系统与之交换数据，又称为辅助存储器）。
Cache：Cache存储器，电脑中为高速缓冲存储器，是位于CPU和主存储器DRAM（Dynamic Random Access Memory）之间，规模较小，但速度很高的存储器，通常由SRAM（Static Random Access Memory 静态存储器）组成。
RAM：随机存取存储器（英语：Random Access Memory，缩写：RAM），也叫主存，是与CPU直接交换数据的内部存储器。
SRAM：静态随机存取存储器（Static Random-Access Memory，SRAM）是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。
DRAM：动态随机存取存储器（Dynamic Random Access Memory，DRAM）是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）是1还是0。
ROM：ROM是只读存储器（Read-Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，并且资料不会因为电源关闭而消失。
PROM：可以实现一次性编程的只读存储器。
EPROM：是一种可擦除可编程只读存储器。
EEPROM：即在联机条件下，用字擦除方式或页擦除方式，既可局部擦除，又可全部擦写。
CDROM：CD-ROM（Compact Disc Read-Only Memory）即只读光盘。这种光碟只能写入数据一次，信息将永久保存在光碟上，使用时通过光碟驱动器读出信息。
Flash Memory：FLASH闪存 的英文名称是"Flash Memory"，一般简称为"Flash"，它属于内存器件的一种，是一种非易失性（ Non-Volatile ）内存。
2、计算机中那些部件可用于储存信息，按其速度、容量和价格/位排序说明。
计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；
按容量由小至大排序为：寄存器、Cache、主存、硬盘；
按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3、储存器的层次结构主要体现在什么地方，为什么要分这些层次，计算机如何管理这些层次？
为了解决存储器的速度、容量和价格这三个主要性能指标之间的矛盾，通常可将存储系统分为缓存-主存层次和主存-辅存层次。前者主要解决储存系统的速度问题，后者主要解决存储系统容量问题。这两个层次都遵循程序访问的局部性原理。主存与缓存之间的数据调动是由硬件自动完成的，主存与辅存之间的数据调动是由硬件和操作系统共同完成的。
如图：
4、说出存取周期和存取时间的区别。
存取周期是存储器进行两次连续、独立的操作（读或写）之间所需的最小间隔时间。存取时间又分为读时间和写时间，读时间是从CPU给出地址信号到被选单元的内容读到数据线上的这段时间；写时间是从CPU给出地址信号到数据线上的信息写入被选单元中所需的时间。
5、什么是存储器的带宽？若存储器的数据总线宽度位32位，存取周期是200ns，则存储器的带宽是多少？
存储器的带宽表示单位时间内存储器存取的信息量，单位可用字/秒或字节/秒或位/秒。
书上例子：如存储周期位500ns，每个存取周期可访问16位，则它的带宽位32M位/秒。
则题中的例子就是160M位/秒。
带宽是衡量数据传输率的重要技术指标。
6、某机字长位32位，其存储容量是64KB，按字编址其寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分布情况。
64/4 = 16K
主存字地址和字节地址的分配情况
7、一个容量位16K*32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？
1K*4位、2K*8位、4K*4位、16K*1位、4K*8位、8K*8位
地址线和数据线的总和= 14 + 32 = 46根；
选择不同的芯片时，各需要的片数为：
1K×4：（16K×32） / （1K×4） = 16×8 = 128片
2K×8：（16K×32） / （2K×8） = 8×4 = 32片
4K×4：（16K×32） / （4K×4） = 4×8 = 32片
16K×1：（16K×32）/ （16K×1） = 1×32 = 32片
4K×8：（16K×32）/ （4K×8） = 4×4 = 16片
8K×8：（16K×32） / （8K×8） = 2×4 = 8片
8、试比较静态RAM和动态RAM。
随机存取存储器按电路结构和存储原理不同可分为静态RAM和动态RAM两类。静态RAM采用触发器工作原理存储信息，动态RAM利用电容存储电荷的原理存储信息。由于在一定时间内电容存储的电荷会消失，所以在2ms内必须对动态RAM刷新一次。RAM在程序执行过程中可读可写，故一般用于存放用户程序。由于动态RAM集成度较高，功耗小，价格便宜，而且随着其容量不断扩大，速度不断提高，因此被广泛用于计算机的主存。静态RAM由于其速度高、无需刷新等特点，被广泛用于高速缓冲存储器。
9、什么叫刷新？为什么要刷新？说明刷新有几种方法。
动态RAM靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。为了维持所存信息，需在一定时间（2ms）内，将所存信息读出再重新写人（恢复），这一过程称为刷新，刷新是一行一行进行的，由CPU自动完成。
刷新通常可分为集中刷新、分散刷新和异步刷新三种。集中刷新即在2ms时间内，集中一段时间对存储芯片的每行刷新一遍，在这段时间里不能对存储器进行访问，即所谓的死时间。分散刷新是将存储系统周期分为两半，前半段时间用来进行读/写操作，后半段时间用来进行刷新操作，显然将整个系统的速度降低了，但分散刷新没有存储器的死时间。还可将这两种刷新结合起来，即异步刷新，这种刷新可在2ms时间内对存储芯片的每一行刷新一遍，两行之间的刷新时间间隔位2ms/芯片行数。
10、半导体存储器芯片的译码驱动方式有几种？
存储芯片内的地址译码由两种方式，一种是线选法，适用于地址线较少的芯片。其特点是地址信号只需经过一个方向的译码就可选中某一存储单元的所有位。另一种是重合法（双重译码），适用于地址线较多的芯片。其特点是地址线分成两组，分别经行、列两个方向译码，只有行、列两个方向均被选中的存储元才能进行读/写信息。
11、一个8K*8位的动态RAM芯片，其内部结构排列成256*256形式，读/写周期为0.1µs。试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？
采用集中刷新方式刷新间隔为：2ms，其中刷新死时间为：256×0.1μs=25.6μs
采用分散刷新方式刷新间隔为：256×（0.1μs+0.1μs）=51.2μs
采用异步刷新方式刷新间隔为：2ms
12、画出用1024*4位的存储芯片组成一个容量为64K*8位的存储器逻辑框图。要求将64K分成4个页面，每个页面分16组，共需多少片存储芯片？
设采用SRAM芯片，则：
总片数= （64K×8位） / （1024×4位）= 64×2 = 128片
题意分析：本题设计的存储器结构上分为总体、页面、组三级，因此画图时也应分三级画。首先应确定各级的容量：
页面容量= 总容量 / 页面数 = 64K×8 / 4 = 16K×8位，4片16K×8字串联成64K×8位
组容量= 页面容量 / 组数 = 16K×8位 / 16 = 1K×8位，16片1K×8位字串联成16K×8位
组内片数= 组容量 / 片容量 = 1K×8位 / 1K×4位 = 2片，两片1K×4位芯片位并联成1K×8位
13、设有一个 64K×8 位的 RAM 芯片， 试问该芯片共有多少个基本单元电路 （简称存储基元） ？ 欲设计一种具有上述同样多存储基元的芯片， 要求对芯片字长的选择应满足地址线和数 据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
存储基元总数 = 64K × 8位 = 512K位 = 2^19位； 设存储器有X根地址线和Y根数据线 则有 2^X *Y=2^19
Y=1,X=19 X+Y=20
Y=2,X=18 X+Y=20
Y=4,X=17 X+Y=21
Y=8,X=16 X+Y=24
Y=16,X=15 X+Y=31
Y=32。。。
由上可看出：片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。 结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线 = 19根，数据线 = 1根；或地址线 = 18根，数据线 = 2根。 因此，有两种解答，512K*1位和256K*2位
14．某 8 位微型机地址码为 18 位，若使用 4K×4 位的 RAM 芯片组成模块板结构的存储器， 试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为 32K×8 位，共需几个模块板？ （3）每个模块板内共有几片 RAM 芯片？ （4）共有多少片 RAM？ （5）CPU 如何选择各模块板？
（1）2^18 = 256K，则该机所允许的最大主存空间是256K×8位（或256KB）；
（2）模块板总数 = 256K×8 / 32K×8 = 8块；
（3）板内片数 = 32K×8位 / 4K×4位= 8 × 2 = 16片；
（4）总片数 = 16片× 8 = 128片；
（5）CPU通过最高3位地址译码选板，次高3位地址译码选片。地址格式分配如下：
15、16题与教辅32T到40T类似
16
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。可能的情况有：该片的-CS端与-WE端错连或短路；该片的-CS端与CPU的-MREQ端错连或短路；该片的-CS端与地线错连或短路。在此，假设芯片与译码器本身都是好的。
（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间，A13=0的另一半地址空间将永远访问不到。若对A13=0的地址空间进行访问，只能错误地访问到A13=1的对应空间中去。
17. 写出1100、1101、1110、1111对应的汉明码。
有效信息均为n=4位，假设有效信息用b4b3b2b1表示 校验位位数k=3位，（2^k>=n+k+1）
设校验位分别为c1、c2、c3，则汉明码共4+3=7位，即：c1c2b4c3b3b2b1 校验位在汉明码中分别处于第1、2、4位 c1=b4⊕b3⊕b1 c2=b4⊕b2⊕b1 c3=b3⊕b2⊕b1
当有效信息为1100时，c3c2c1=011,汉明码为1110100。 当有效信息为1101时，c3c2c1=100,汉明码为0011101。 当有效信息为1110时，c3c2c1=101,汉明码为1011110。 当有效信息为1111时，c3c2c1=010,汉明码为0110111。
18. 已知收到的汉明码（按配偶原则配置）为1100100、1100111、1100000、1100001，检查上述代码是否出错？第几位出错？
答：
假设接收到的汉明码为：c1’c2’b4’c3’b3’b2’b1’ 纠错过程如下：
P1=c1’⊕b4’⊕b3’⊕b1’ P2=c2’⊕b4’⊕b2’⊕b1’ P3=c3’⊕b3’⊕b2’⊕b1’
如果收到的汉明码为1100100，则p3p2p1=110，说明代码有错，第6位（b2’）出错，有效信息为：1100
如果收到的汉明码为1100111，则p3p2p1=111，说明代码有错，第7位（b1’）出错，有效信息为：0110
如果收到的汉明码为1100000，则p3p2p1=011，说明代码有错，第3位（b4’）出错，有效信息为：1000
如果收到的汉明码为1100001，则p3p2p1=100，说明代码有错，第4位（c3’）出错，有效信息为：0001
19. 已经接收到下列汉明码，分别写出它们所对应的欲传送代码。 （1）1100000（按偶性配置） （2）1100010（按偶性配置） （3）1101001（按偶性配置） （4）0011001（按奇性配置） （5）1000000（按奇性配置） （6）1110001（按奇性配置）
答：
（一）假设接收到的汉明码为C1’C2’B4’C3’B3’B2’B1’，按偶性配置则： P1=C1’⊕B4’⊕B3’⊕B1’ P2=C2’⊕B4’⊕B2’⊕B1’ P3=C3’⊕B3’⊕B1’
（1）如接收到的汉明码为1100000， P1=1⊕0⊕0⊕0=1 P2=1⊕0⊕0⊕0=1 P3=0⊕0⊕0=0
P3P2P1=011，第3位出错，可纠正为1110000，故欲传送的信息为1000。 （2）如接收到的汉明码为1100010， P1=1⊕0⊕0⊕0=1 P2=1⊕0⊕1⊕0=0 P3=0⊕0⊕0=0
P3P2P1=001，第1位出错，可纠正为0100010，故欲传送的信息为0010。 （3）如接收到的汉明码为1101001， P1=1⊕0⊕0⊕1=0 P2=1⊕0⊕0⊕1=0 P3=1⊕0⊕1=0
P3P2P1=000，传送无错，故欲传送的信息为0001。
（二）假设接收到的汉明码为C1’C2’B4’C3’B3’B2’B1’，按奇性配置则： P1=C1’⊕B4’⊕B3’⊕B1’⊕1 P2=C2’⊕B4’⊕B2’⊕B1’⊕1 P3=C3’⊕B3’⊕B1’⊕1
（4）如接收到的汉明码为0011001， P1=0⊕1⊕0⊕1⊕1=1 P2=0⊕1⊕0⊕1⊕1=1 P3=1⊕0⊕1⊕1=1
P3P2P1=111，第7位出错，可纠正为0011000，故欲传送的信息为1000。 （5）如接收到的汉明码为1000000， P1=1⊕0⊕0⊕0⊕1=0 P2=0⊕1⊕0⊕0⊕1=0 P3=0⊕0⊕0⊕1=1
P3P2P1=100，第4位出错，可纠正为1001000，故欲传送的信息为0000。 （6）如接收到的汉明码为1110001， P1=1⊕1⊕0⊕1⊕1=0 P2=1⊕1⊕0⊕1⊕1=0 P3=0⊕0⊕1⊕1=0
P3P2P1=000，传送无错，故欲传送的信息为1001。
20. 欲传送的二进制代码为1001101，用奇校验来确定其对应的汉明码，若在第6位出错，说明纠错过程。 答：
欲传送的二进制代码为1001101，有效信息位数为n=7位，则汉明校验的校验位为k位，则：2k>=n+k+1，k=4，进行奇校验设校验位为C1C2C3C4，汉明码为C1C2B7C3B6B5B4C4B3B2B1，
C1=1⊕B7⊕B6⊕B4⊕B3⊕B1=1⊕1⊕0⊕1⊕1⊕1=1 C2=1⊕B7⊕B5⊕B4⊕B2⊕B1=1⊕1⊕0⊕1⊕0⊕1=0 C3=1⊕B6⊕B5⊕B4=1⊕0⊕0⊕1=0 C4=1⊕B3⊕B2⊕B1=1⊕1⊕0⊕1=1
故传送的汉明码为10100011101，若第6位(B5)出错，即接收的码字为10100111101，则
P1=1⊕C1’⊕B7’⊕B6’⊕B4’⊕B3’⊕B1’=1⊕1⊕1⊕0⊕1⊕1⊕1=0 P2=1⊕C2’⊕B7’⊕B5’⊕B4’⊕B2’⊕B1’=1⊕0⊕1⊕1⊕1⊕0⊕1=1 P3=1⊕C3’⊕B6’⊕B5’⊕B4’=1⊕0⊕0⊕1⊕1=1 P4=1⊕C4’⊕B3’⊕B2’⊕B1’=1⊕1⊕1⊕0⊕1=0
P4P3P2P1=0110说明第6位出错，对第6位取反即完成纠错。
关于汉明码的校验，需记住以下检测小组的位数：
检测的g1小组包含：1、3、5、7、9、11……位
检测的g2小组包含：2、3、6、7、10、11、14、15……位
检测的g3小组包含：4、5、6、7、12、13、14、15……位
检测的g4小组包含：8、9、10、11、12、13、14、15、24……位
21. 为什么在汉明码纠错过程中，新的检测位P4P2P1的状态即指出了编码中错误的信息位？ 答：
汉明码属于分组奇偶校验，P4P2P1=000，说明接收方生成的校验位和收到的校验位相同，否则不同说明出错。由于分组时校验位只参加一组奇偶校验，有效信息参加至少两组奇偶校验，如果校验位出错，P4P2P1的某一位将为1，刚好对应位号4、2、1；如果有效信息出错，将引起P4P2P1中至少两位为1，如B1出错，将使P4 P2P1均为1， P4P2P1=111。
22．某机字长 16 位，常规的存储空间为 64K 字，若想不改用其他高速的存储芯片，而使访存速度提高到 8 倍，可采取什么措施？画图说明。
解：若想不改用高速存储芯片，而使访存速度提高到8倍，可采取八体交叉存取技术，8体交叉访问时序如下图
23. 设CPU共有16根地址线，8根数据线，并用M/-IO作为访问存储器或I/O的控制信号（高电平为访存，低电平为访I/O)，-WR（低电平有效）为写命令，-RD（低电平有效）为读命令。设计一个容量为64KB的采用低位交叉编址的8体并行结构存储器。现有右图所示的存储芯片及138译码器。
画出CPU和存储芯片（芯片容量自定）的连接图，并写出图中每个存储芯片的地址范围（用十六进制数表示）
与教辅上的例4.1、4.2、4.3 类似
24. 一个4体低位交叉的存储器，假设存取周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？
答：
本题中，只有访问第一个字需一个存取周期，从第二个字开始，每隔1/4存取周期即可访问一个字，因此，依次访问64个字需：
存取周期个数 =(64-1)×(1/4)T+T =（63/4+1）T =15.75+1 =16.75T
25. 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？ 答：
程序运行的局部性原理指：对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象。
时间：在一小段时间内，最近被访问过的程序和数据很可能再次被访问； 空间：在空间上，这些被访问的程序和数据往往集中在一小片存储区； 在访问顺序上，指令顺序执行比转移执行的可能性大。
存储系统中Cache—主存层次采用了程序访问的局部性原理。
26. 计算机中设置Cache的作用是什么？能不能把Cache的容量扩大，最后取代主存，为什么？
答：
计算机中设置Cache主要是为了加速CPU访存速度；
不能把Cache的容量扩大到最后取代主存，价格以及体积原因不适合。
27.Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？
答：
Cache做在CPU芯片内主要有下面几个好处：
1）可提高外部总线的利用率。因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线。
2）Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输，增强了系统的整体效率。
3）可提高存取速度。因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高。
将指令Cache和数据Cache分开有如下好处：
1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成。
2）指令Cache可用ROM实现，以提高指令存取的可靠性。
3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
28. 设主存容量为256K字，Cache容量为2K字，块长为4。
（1）设计Cache地址格式，Cache中可装入多少块数据？
（2）在直接映射方式下，设计主存地址格式。
（3）在四路组相联映射方式下，设计主存地址格式。
（4）在全相联映射方式下，设计主存地址格式。
（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式
答：
（1）cache地址长度为11位，块内地址长度为2位。主存地址位数为18位
9位 2位 //2^2=4
缓存块号 块内地址
Cache可装入2^9=512个块
（2）直接映射方式
7位 9位 2位
标记 缓存块号 块内地址
（3）四路组相连
9位 7位 2位
标记 组地址 块内地址
（4）全相连
16位 2位
标记 块内地址
（5）
直接映射方式 7位 9位 4位 标记 缓存块号 块内地址
四路组相连 9位 7位 4位 标记 组地址 块内地址
全相连 16位 4位 标记 块内地址
29. 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？ 答：
命中率h=4800/（4800+200）= 96%
平均访问时间 ta= 0.96*30+0.04*150=34.8ns
效率e=tc/ta=30/34.8=86.2%
性能提高倍数 150/34.8 -1 =3.3
30. 一个组相联映射的Cache由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和Cache的地址各为几位？画出主存的地址格式。
答：
缓存块号6位，块内地址7位，cache地址为13位。组地址6-2=4位， 主存块号12位，块内地址7位。主存地址19位
8位 4位 7位
主存标记 组地址 块内地址
31.设主存容量为1MB，采用直接映射方式的Cache容量为16KB，块长为4，每字32位。试问主存地址为ABCDEH的存储单元在Cache中的什么位置？//应该是按字节寻址
答： 6位 10位 4
标记 缓存块号 块内地址
A19 A15 A11 A7 A3
1010 1011 1100 1101 1110
32. 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射（即Cache每组内共有4个字块）的Cache组织。
（1）画出主存地址字段中各段的位数；
（2）设Cache的初态为空，CPU依次从主存第0、1、2……89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？
（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度约提高多少倍？
答：
（1）考虑按字编址：
10位 7位 3
主存标记 组地址 块内地址
（2）当主存读0号字单元时，将主存0号字块（0~7）调入Cache（0组0号块），主存读8号字单元时，将1号块（8~15）调入Cache（1组0号块）…… 主存读89号单元时，将11号块（88~89）调入Cache（11组0号块）。
不命中次数为 90/8 = 12 （上取整） 总访问次数为 90*8=720
Cache命中率 =（720-12）/720=98%
（3）设无Cache时访主存需时720T（T为主存周期），加入Cache后需时： 708´T/6+12T =（118+12）T=130T 则：720T/130T =5.54倍
有Cache和无Cache相比，速度提高了4.54倍左右
33. 简要说明提高访存速度可采取的措施
答：
(1)采用高速器件，选用存取周期短的芯片，可提高存储器的速度。
(2)采用Cache , CPU将最近期要用的信息先调人Cache，而Cache的速度比主存快得多，这样CPU每次只需从Cache中取出(或存人)信息，从而缩短了访存时间，提高了访存速度。
(3)调整主存结构，如采用单体多字结构(在一个存取周期内读出多个存储字，可增加存储器的带宽)，或采用多体结构存储器(参考第16题答案)。
34、反映主存和外存的速度指标有何不同？
答：
主存的速度指标用存储周期表示，因为主存是随机存取存储器，存取周期不随存储单元的地址不同而改变。
外存的速度指标，以磁盘为例，一般包括寻道时间，等待时间和数据传输时间三个量。磁盘存储器属于磁表面存储器，其存取周期与存储单元的位置有关，不同位置所需要的寻道时间和等待时间不同，故不能以一个物理量来衡量。
35、36、37不懂。。
38. 磁盘组有6片磁盘，最外两侧盘面可以记录，存储区域内径22cm，外径33cm，道密度为40道/cm，内层密度为400位/cm，转速3600转/分。 （1）共有多少存储面可用？ （2）共有多少柱面？
（3）盘组总存储容量是多少？ （4）数据传输率是多少？ 答：
（1）共有：6×2= 12个存储面可用； （2）有效存储区域 =（33-22）/2 = 5.5cm
柱面数 = 40道/cm × 5.5cm= 220道 （3）内层道周长=3.14*22cm= 69.08cm
道容量=400位/cm×69.08cm = 3454B 面容量=3454B×220道 = 759 880B
盘组总容量 =759，880B×12面 = 8.70MB （4）转速 = 3600转 / 60秒 = 60转/秒
数据传输率 = 3454B × 60转/秒=207，240 B/S
39. 某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求：
（1）磁盘存储器的存储容量；
（2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盘数据传输率； （4）平均等待时间。
解： （1）存储容量 = 275道×12 288B/道×4面 = 13. 5MB
（2）最高位密度 = 12 288B/(230*3.14)≈17B/mm≈136位/mm
最大磁道直径 =230mm+275道/5道 × 2 = 230mm + 110mm = 340mm 最低位密度 = 12 288B /( 340*3.14)≈11B/mm≈92位 / mm （3）磁盘数据传输率 = 12 288B × 3000转/分=614KB/S （4）平均等待时间 = 1/50 / 2 = 10ms
40.采用定长数据块记录格式的磁盘存储器，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上？ 答：
采用定长数据块记录格式，直接寻址的最小单位是一个纪录块(数据块)，寻址命令中可采用如下格式表示磁盘地址：
如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。
41. 设有效信息为110，试用生成多项式G(x) =11011将其编成循环冗余校验码。 答：
编码过程如下：
M(x) =110 n =3
G(x) =11011 k+1 =5 k =4 M(x)·x4 =110 0000 M(x)·x4/G(x) =110 0000/11011 =100+1100/11011 R(x) =1100
CRC码=110 1100
42. 有一个（7，4）码，生成多项式G(x) =x3+x+1，写出代码1001的循环冗余校验码。 答：
编码过程如下：
M(x) =1001 n =4 G(x) =x3+x+1 =1011 k+1 =4 k =3 M(x)·x3 =1001 000 M(x)·x3/G(x) =1001 000/1011 =1010+110/1011 R(x) =110 M(x)·x3+R(x) =1001 000+110 =1001 110 =CRC码
43.磁表面存储器和光盘存储器记录信息的原理有何不同？ 答：
磁表面存储器是将磁性材料沉积在盘片的机体上形成记录介质；光盘存储器是利用激光束在具有感光特性的表面上存储信息的。
44.试从存储容量、存取速度、使用寿命和应用场合方面比较磁盘、磁带和光盘存储信息。 答：
磁盘和磁带属于磁表面存储器，特点是存储容量大，位价格低，记录信息永久保存，但存取速度慢，因此在计算机系统中作为辅助大容量存储器使用。
光盘具有存储容量大，耐用、易保存等优点，成为计算机大型软件的传播载体和电子出版社的媒体。
补充例题：
1、用一个512K*8位的闪存存储芯片组成一个4M*32位的半导体只读存储器。试问答：
（1）该存储器的数据线是多少？
（2）该存储器的地址线是多少？
（3）共需几片这种芯片？
（4）说明每根线的作用。
32位、对于4M*32位的存储器，按字寻址的范围是2^22，按字节寻址的范围是2^24，故该存储器的地址线位24位，即A0-A23、32片、CPU的24根地址线中，最低2位地址A1A0为字节地址，A20-A2这19根地址线与闪存的地址线相连，最高3位地址A23A22A21可通过3线-8线译码器形成片选信号。每一片选信号同时选中4片闪存，以满足32位的数据要求。