report_clock_timing
-type [{skew interclock_skew jitter summary latencycppr_stage_count [[-launch | -capture]
[-rise| -fall]
| [-histogram[-histogram_range interval size ]]
[-logic_level [-source{clock_root | generated_clock}]]
]
]
[-early | -late]
[-clock clock_list ]
[-from_clock from_clock_list ]
[-to_clock to_clock_list ]
[-from from_list ]
[-to to_list ]
[-nworst worst_entries ]
[-greater_than lower_limit ]
[-view view_name ]
[-verbose]
[-format column_list ]
这个命令可以报出clock上的skew，timing情况，大部分option和report_timing较类似。
-type 指定生成report的类型，主要有以下几种
interclock_skew：报出design中，所有clock launch path和capture path上的latency还有skew情况，针对clock launch path和clock capture path不是同一个clock而言。见例子1
jitter：报出每一个clock end point上late和early的jitter值，见例子2
skew: 报出design中，所有clock launch path和capture path上的latency还有skew情况，和interclock_skew不同的是，它是针对同一个clock launch path和clock capture path。见例子3
latency：报出design中所有clock pin的source latency和network latency，见例子4
sumamry: 生成一个clock timing的summary report，见例子5。setup分析的话，报出max launch latency，min capture latency，max setup skew。hold分析的话，报出min launch latency，max capture latency，max hold skew
cppr_stage_count: 报出common path point之后，到clock pin上的逻辑级数，见例子6
-launch | -capture 报出launch/capture clock path上的source、network latency，只能使用在-type latency模式下，见例子7
-rise | -fall 报出上升沿/下降沿上的source、network latency。只能使用在-type latency模式下
-histogram 采用直方图格式，感觉没有什么用。只能使用在-type latency模式下，见例子8
-histogram_range 指定直方图格式的间距
-logic_level [-source {clock_root |generated_clock}] 报出clock的startpoint pin到endpoints pin之间的delay以及count级数，可以指定startpoint pin为clock root或者generated_clock 见例子9
-early | -late: 分析hold skew或者setup skew,默认是setup分析
-clock: 指定需要分析的clock
-from_clock: 指定source clock的名字
-to_clock：指定target clock的名字
-from： 指定source clock pin
-to： 指定target clock pin
-nworst: 指定需要报出的最差clock skew path的number
-greater_than: 报出skew大于指定数值的path
-view: 指定analysis view
-verbose: 采用full clock type的timing report格式
-format：指定想要显示的列，类似report_timing中的format一样
例子：
1. report_clock_timing -type interclock_skew -from CLK4 -to u5/CK-from_clock CLK_W_4 -to_clock CLK_W_4_gen2
2. report_clock_timing -type jitter -nworst 2
3. report_clock_timing -type skew -nworst 4
4. report_clock_timing -type latency
5. report_clock_timing -type summary -clock CLK_W_1
6. report_clock_timing -typecppr_stage_count -from ff0/CK -to ff4/CK
7. report_clock_timing-type latency -launch
---Latency---
Source Network Total Clock Pin
---------------------------------------------------------------------------
0.000 3.000 3.000 r core/i_SUB_VERCORS/CP
report_clock_timing -type latency -capture
---Latency---
Source Network Total Clock Pin
---------------------------------------------------------------------------
0.000 3.000 3.000 r padring/pd_usbphy3lanes/gclk_30m_3
8. report_clock_timing -type latency -histogram -histogram_range 0.5
9. report_clock_timing -type latency -logic_level -sourcegenerated_clock
往期回顾
简历请戳邮箱：taozhang326[email protected]163.com
觉得有用的话，给我点个好看吧