DDS概述
在追求更复杂的相位连续调制技术时，使用模拟电路对输出波形的控制变得越来越困难。在这些设计中，使用非线性数字设计消除了对产量和温度进行电路板调整的需要。满足这些目标的数字设计是Direct Digital Synthesizer DDS。 DDS系统只需获取恒定的参考时钟输入，并将其除以指定的输出频率即可，该输出频率以参考时钟频率进行数字化或采样。这种频率控制形式使DDS系统成为需要精确扫频的系统的理想选择，例如雷达chirps信号或快速跳频器。通过控制从数字输入字得出的频率输出，DDS系统可用作PLL，从而允许连续不断地精确改变频率。如下所示，DDS系统还可以设计成使用数字相位字输入来控制输出载波的相位。通过对载波相位进行数字控制，可以轻松生成高频谱密度的相位调制载波。
DDS框图
基本的DDS系统由用于产生输出载波的数控振荡器（NCO）和用于从NCO提取数字正弦字并生成采样模拟载波的数模转换器（DAC）组成。 由于DAC输出是以参考时钟频率采样的，因此通常使用波形平滑低通滤波器来消除混叠分量。 图1是典型DDS系统设计的基本框图
NCO执行参考采样时钟输入产生的输出载波。 NCO的基本组件是一个相位累加器和一个正弦ROM查找表。 NCO设计中还可以包含一个可选的相位调制器。 该相位调制器将在ROM查找表之前将相位偏移添加到相位累加器的输出中。 通过增加对NCO载波输出进行相位调制的功能，这将增强DDS系统设计。 图2是典型NCO设计的详细框图，显示了可选的相位调制器。
为了更好地理解NCO设计的功能，首先考虑基本的NCO设计，该设计仅包括一个相位累加器和一个正弦ROM查找表。 与欧拉公式的图形表示相比，可以更好地理解NCO设计的这两个功能块
欧拉公式的图形表示，如图3所示，是一个单位矢量，它围绕实和虚平面的中心轴以ωrad / s的速度旋转。 绘制虚部随时间变化会投射出正弦波，而绘制实部随时间变化会投射出余弦波。 NCO的相位累加器与角速度分量ω rad / s的生成器类似，或可以被认为是。 相位累加器与参考采样时钟同步加载一个N位频率字。 该频率字由N位加法器与最后采样的相位值连续累加。 加法器的输出由一个N位寄存器在参考采样时钟处采样。 当累加器达到N位最大值时，累加器翻转并继续。 绘制采样的蓄能器值与时间的关系为锯齿波形，如图3所示。
其中Troll是相位累加器的翻转周期
Fout是DDS系统输出载波频率
Fclk是参考采样时钟频率
FW（N-1：0）是频率字输入值
频率分辨率为FW（N-1：0）/ 2^N
然后将相位累加器的采样输出用于寻址正弦幅度值的ROM查找表。 采样相位到正弦幅度的这种转换类似于实部或虚部在时间上的投影。 由于相位累加器使用的位数决定了频率调整步骤的粒度，因此典型的相位累加器大小为24至32位。 由于正弦ROM表的大小与寻址成正比。
在此范围内，并非所有的24位或32位相位累加器都用于寻址ROM正弦表。 仅相位累加器的高Y位用于寻址正弦ROM表。 其中Y <N位，Y通常但不一定等于D。其中D是正弦ROM表中输出幅度位的数量。
由于NCO根据正弦波波形的相位和幅度的数字表示来输出载波，因此设计人员可以完全控制输出载波的频率，相位甚至幅度。通过在基本的NCO设计中增加相位端口和相位加法器，可以对NCO的输出载波进行M阵列相位调制，其中M等于相位端口位数，而M小于或等于Y位数用于寻址正弦ROM表。对于需要调幅的系统设计（例如QAM），可以添加一个幅度端口以调整正弦ROM表输出。注意，该端口未在图2中显示，并且此功能在示例QuickLogic FPGA设计中未得到演示。最后，频率调制是基本的NCO设计所给定的。频率端口可以直接调节载波输出频率。由于频率字与采样时钟同步加载到DDS中，因此频率变化是相位连续的。
DDS设计注意事项
尽管DDS系统使设计人员可以完全控制复杂的调制合成，但是以非线性数字格式表示正弦相位和幅度会带来新的设计复杂性。 在采样任何连续时间信号时，必须考虑采样理论和量化误差。
为了了解采样理论对DDS系统的影响，最好在时域和频域上研究DDS合成过程。 如上所述，NCO通过以指定速率累积相位来生成正弦波形，然后使用相位值来寻址正弦振幅值的ROM表。 因此，NCO本质上采用正弦波形，并在NCO输入参考采样时钟的上升沿或下降沿对其进行采样。 图6显示了NCO处理的时域和频域。 注意，该表示非假设定量化。
NCO基于加载的频率字，在设定的周期内产生一组振幅输出值。该正弦波的频域表示是在指定频率下的脉冲函数。但是，NCO以NCO参考时钟速率输出此正弦波的离散数字样本。在时域中，NCO输出是采样时钟边沿选通脉冲与正弦波形相乘的函数，从而产生一系列正弦振幅的脉冲。在频域中，参考时钟的采样选通脉冲以K倍于NCO时钟频率的频率产生一系列脉冲，其中K = ... -1、0、1、2...。由于采样时钟被倍增通过在时域中使用正弦曲线，需要对正弦曲线的频域分量和采样时钟进行卷积以产生NCO输出的频域表示。频域结果是在正弦波基频处的脉冲函数，以及在NCO时钟频率加或减基频的K倍处出现的混叠脉冲函数。基本和别名组件出现在
其中K = ... -1，0，1，2 .....且K = 0是NCO正弦基频
Fout是指定的NCO正弦输出频率
Fclk是NCO参考时钟频率
其中F是输出频率
Fclk是采样时钟频率
DDS系统的DAC获取NCO输出值，并将这些值转换为模拟电压。 图7显示了从NCO输出开始的DAC处理的时域和频域表示。 DAC输出是一个采样和保持电路，采用NCO数字幅度字并将其转换为模拟电压，并在一个采样时钟周期内保持该值。 DAC处理的时域图是NCO采样输出值与一个采样时钟周期脉冲的卷积。 采样脉冲的频域图是一个sin（x）/ x函数，在采样时钟频率处第一个为零。 由于时域被卷积，因此频域被倍增。 此乘法通过sin（x）/ x包络抑制NCO输出。 DAC输出处的衰减可通过以下方式计算，而采样输出频谱如下图所示：
除了采样理论外，在DDS系统的性能分析中还必须考虑将实际值量化为数字形式。 DDS系统的寄生响应主要由两个量化参数决定。 这些参数是相位累加器的相位量化和ROM正弦表和DAC的幅度量化。
如上所述，仅相位累加器的高Y位用于寻址ROM查找表。 然而，应当注意，仅使用相位累加器的高Y位会引入相位截断。 当在低位（N-Y-1：0）中包含非零值的频率字加载到DDS系统中时，低位非零位将累加到高位Y位，并引起相位截断。
可以通过以下公式计算发生相位截断的频率：Ftrunc = FW（N-Y-1：0）/ 2^(N-Y) * Fclk。 相位截断将周期性地（以Ftrunc速率）对输出载波正向进行2π/ 2^8相位调制，以补偿大于2^Y的频率分辨率。 由相位截断的位的累积引起的相位跳变会在基频周围产生杂散。 这些杂散位于基频的正负截断频率上，杂散的大小为-20log（2^Y）dBc。 相位截断杂散的样本输出如图9所示。
以上page1 to 6……