在仿真除法器IP核时，修改了仿真条件，结果不变。
在关闭仿真窗口之后，右键simulation，点击reset behavioral simulation，再点run simulation结果就会变化。
然后就开始在网上瞎查，找到了一个，链接如下：
链接: link.
反其道行之，将simulation language从Mixed设置成Verilog之后，修改代码，结果就随之变化了。
没看懂是为啥，反正先写下来，管它那么多。。。。。。
相关文章：
相似解决方案
热门标签