FPGA作业一
- 实验一 拼接4-16译码器
- 实验二 设计M=12的计数器
- 实验三 设计M=20的计数器
- 实验一 拼接4-16译码器
- 步骤一 创建BDF文件（在有多个BDF文件时，将需要编译的文件top）
- 步骤二 编译BDF文件
- 步骤三 创建VWF 矢量波形仿真文件（添加输入输出管脚，给输入管脚添加激励信号）
- 步骤四 波形仿真结果
- 实验二
- 步骤一 创建BDF文件
- 步骤二 创建VWF文件
- 步骤三 波形仿真结果
- 实验三
- 步骤一 创建BDF文件
- 步骤二 创建VWF文件
- 步骤三 波形仿真结果