低延迟Double-Edge PWM的设计


传统PWM

 

Trailing-Edge PWM实现框图:

低延迟Double-Edge PWM的设计


Trailing-Edge PWM原理:

    CLK置位锁存器Latch

    比较器输出复位锁存器Latch

    开关周期开始,PWM输出1

    Vramp > Vc时,PWM输出0,直到下一个开关周期开始


Trailing-Edge PWM缺点:

低延迟Double-Edge PWM的设计


Leading-Edge PWM实现框图:

低延迟Double-Edge PWM的设计

 

Leading-Edge PWM原理:

    比较器输出置位锁存器Latch

    CLK复位锁存器Latch

    开关周期开始,PWM输出0

    Vc > Vramp时,PWM输出1,直到下一个开关周期开始

 

Leading-Edge PWM缺点:

低延迟Double-Edge PWM的设计


Double-Edge PWM实现框图:

低延迟Double-Edge PWM的设计

 

优点:

比较Trailing-Edge PWM、Leading-Edge PWM和Double-Edge PWM,Double-Edge PWM较好的解决了前二者的延迟。

 

基于环形振荡器的PWM设计

PWM系统框图:

低延迟Double-Edge PWM的设计

输入量Vc的变化:

低延迟Double-Edge PWM的设计

PWM系统建模:

低延迟Double-Edge PWM的设计

低延迟Double-Edge PWM实现

低延迟Double-Edge PWM的设计

低延迟Double-Edge PWM的设计

低延迟Double-Edge PWM的设计

相关文章: