【VHDL设计—Modelsim仿真】弹出错误“Cannot create a project while a simulation is ···”

“Cannot create a project while a simulation is in progress. Use the "quit-sim" command to unload the design first”意思是:无法在进行模拟时创建项目。使用“quit-sim”命令首先退出仿真设计。说明我们的仿真进程还在进行着,我们要先退出仿真才能进行其他操作。

步骤如下:

【VHDL设计—Modelsim仿真】弹出错误“Cannot create a project while a simulation is ···”

相关文章:

  • 2022-12-23
  • 2022-12-23
  • 2022-12-23
  • 2022-12-23
  • 2021-09-13
  • 2022-12-23
  • 2021-08-28
  • 2021-04-15
猜你喜欢
  • 2021-08-30
  • 2022-12-23
  • 2022-12-23
  • 2021-06-28
  • 2022-12-23
  • 2021-07-14
  • 2022-12-23
相关资源
相似解决方案