最近把我们三个群里各位学友们的提问解答整理了一下，这是一份宝贵的知识库，应当整理成文档。由于编辑码字很慢，暂时每次整理十个问题，全部发完以后会按照功能分类编辑做成合集。这些问题都是大家平时做设计时遇到的难点，很有价值。希望大家多多提问讨论，继续活跃群气氛，一起努力进步~~
看看这期你的问题有没有上榜~~
11）来自二群活跃群友“桧”的提问
请教个比较简单的问题，Milkyway库是怎么生成的？
Milkyway生成可以使用synopsys的一个叫milkyway的工具。由Lef转Milkyway，由于是synopsys工具，所以需要读入tf文件。当然也需要读入需要转的lef中调用的subckt的milkyway文件作为reference library。除此之外，还需要准备一个map file文件。 该文件用来对应Lef中各层layer与tf文件中的layer对应上。准备上述所有文件后，就可以生成对应的milkyway了。
感谢Jason大神的热心解答~
12）来自二群活跃网友“yuan子”的提问
请教个问题，DC之后要做STA，如果STA时序违反，要重新综合。有两个问题。
（1）这里的时序违反是要setup和hold都看，还是像CTS之前的STA一样只看setup，毕竟hold还是比较好修的。
（2）DC之后的STA如果有时序违反必须要重新综合嘛？还有没有其他方法？
问题1：综合完主要看setup，hold可以不用过分关注，主要是在PR阶段时序优化完在具体分析是否合理
问题2：综合首先要保证设计的合理性，如果有违反，首先要查明原因，因为后端用useful skew也可以meet timing
感谢热心群友“奎”，“大熊”
的解答
13）来自二群活跃群友“霞”的提问
问下电源环上需要放置一些routing blockage吗？
加上吧，可以防止两根power之间的走线
感谢热心群友“sunshine”的解答
14）来自二群活跃群友“Lily”的提问
问大家一个问题，如何让下图中的clk和clk2时钟树的skew更小呢？其中div2已经设置了through pin,clk与clk2有时钟关联
把div的input pin设置为non-stop pin，工具自动会去balance
感谢热心群友“大熊”，“斌”
的回答
15）来自二群活跃群友“贝壳”的提问
想问下在RTL complier里面，一个模块A，有A的完整约束，里边其中一个子模块B，怎么能把B单独综合出来并且有sdc的约束呀？
Characterize一个hierarchical cell。可以将这个hierarchical cell的信息，比如.v，.sdc，ddc等等。这个功能比较适合顶层的partition
感谢Jason大神的回答
16）来自二群活跃群友“磊梓落”的提问
请问一下如何fix antenna?
使用option -fix_antenna可以解决绝大部分，剩余的话可以手动调层或者插Diode
感谢热心群友“东南毛毛雨”，“Sun”
的回答
17）来自二群活跃群友"Caesar"的提问
想在placement之前，给IP附近，靠近pin的地方全加上buf，但找不到合适的命令
encounter里面叫做place_connected，icc里面叫做magnet_placement
感谢热心群友“小烟枪”的回答
18)来自二群活跃群友“Tao”的提问
衡量一个tree的好坏标准是什么？
不同的设计不同的要求，总结一下，“短，快，偏差下，尽量一致（时钟树短，timing好，skew小，Vt尽量一致）”
感谢热心群友“恒星”的回答
19)来自二群活跃群友“yuan子”的提问
后端减小leakage power的方法是什么？
太多了，选功耗低的单元库，控制好cell数量，使用upf设计流程，精简设计，多电压域，高阈值电压工艺，low leakage工艺等等都可以减小功耗
感谢热心群友“奎”，“大熊”
的回答
20）来自二群活跃群友“眼睛手”的提问
请问ccopt log中，ID target，Std.Dev.ID，Avg ID分别都是什么意思？
ID target：target insertion delay
Std.Dev.ID：standard deviation insertion delay. insertion delay的标准差
Avg ID: Average insertion delay ，平均insertion delay
感谢热心群友“Tao”,“民间野生扎气球手”
的热心解答
想加入数字后端群？
扫一扫右侧二维码
（备注回答什么是PR？）
一起学习进步