Chapter 1 SSD Market Overview
1.得益于NAND Flash超高的性价比，更短的延时，SSD迅速在存储领域取代了HDD
2.SSD：solid state drive以固态存储的方式来干HDD存储数据的活儿，因此接口也常用HDD的SATA SAS等，也有用USB,PCIe接口等的。
3.主要的半导体存储器件：
Embeded：SRAM,NOR Flash
Standalone:DRAM,NAND Flash(SSD）
4.存储的体系结构（Important）由下往上速度越来越快但成本也越来越高
磁盘/光盘：成本最低 顺序读取
HDD：依旧是sequential时性能最佳
NAND Flash:主要用于数据层面的存储，在单位实现上成本是最低的
NOR Flash:并行结构 适合程序的存储和执行，比NAND Flash更快但成本也更高
DRAM SRAM是易失存储，掉电丢失，需要不断刷新。DRAM做memory SRAM做on-chip cache
5.SSD VS HDD
HDD有机械臂用来读取，SSD没有机械部分，主要由Flash memory、SSD Controller，Connector，DRAM buffer，PCB+passives组成。主要成本在Flash Memory上，而且由于取消了机械臂 可靠性大大提升。6.SSD的应用场景
个人PC:可靠性更高，lower thermal footprint,larger storage capacity
笔记本:采用BGA封装 体积更小
商用：high throughput+low access latency
未来可扩展的应用场景：
video server、高效计算、网络服务器
7.接口
PCIe：个人PC用的多 成本低
SAS：服务器上用的多
SATA
Chapter 2-1 SSD Architecture
1.SSD Architecture NAND阵列常用TSOP封装
NAND Flash基于浮栅技术比MOS管多了个浮栅，周围被氧化层包着，用来俘获电子
比如
写：在Drain加7V电压，gate加12V电压以隧穿的方式向浮栅中注入电子
擦除：Source加6V电压 gate加-9V电压，浮栅中的电子以隧穿电流的方式经source排出
读：drain加1V gate加5V
2.MLC Nand
SLC->MLC->TLC->QLC 虽然存储的状态多了但可靠性也下降了
3.NAND Flash 接口
NAND String->同一WL ->Block
原来异步接口 受限于速度，page size,后多用DDR（Double Data Rate）写数据时通过MCU来控制DQS信号跳变沿来触发（即上升沿和下降沿均触发），所以对信号的准确性要求较高
3.1 ONFI（Open NAND Flash Interface）接口标准
Member：SK Hynix ,Intel,Micron,PHISON,Western Digital,SONY
3.2Toggle 接口标准
Member:Toshiba Samsung
4.Memory Controller
两大基础任务：
为host和flash memory端提供合适的接口；
高效率传输数据
常分为4大部分：
Host interface:完成SSD和host之间的接口连接（PCIe,SAS,SATA）
Flash File System:FFS允许向磁盘读取一样使用SSD，完成一个映射工作 主要完成wear leveling management,Garbage collection以及Bad clock management
ECC
Flash Interface5.
wear-leveling的必要性:有的数据频繁更新，有的数据几乎不更新 必须要协调保证每一个block/page擦写执行起来尽可能差不多。因此需要改变每次映射的地址，让经常用的和不经常用的擦写起来的次数都差不多
Garbage Collection聚焦于obsolete data的处理方式以减少对性能的影响
Bad Block Management
BBM记录的是每一个模块里哪些block可靠性是没有保障的
Chapter2-2 SSD Interface
PCIe
Peripheral Component Interconnect Express,多用在PC端，是一种点到点的拓扑结构，每一个器件通过分立的link连接到host。可同时进行upstream和downstream
Lane和Link的概念：
lane:点到点的无向连接
Link；a combo of lanes
有X1,X4,X8,X16,X32
SAS&SATA
SAS:Serial Attached SCSI与SATA2之后就兼容了
SAS-1: 3.0 Gbit/s, introduced in 2004
SAS-2: 6.0 Gbit/s, available since February 2009
SAS-3: 12.0 Gbit/s, available since March 2013
SAS-4: 22.5 Gbit/s called “24G”, standard completed in 2017
SATA:Serial Advanced Technology Attachment
SATA更便宜但SAS更快
SATA多用于消费类产品，商用多SAS/PCIe
PCIe：high end for server
SAS:high end for server and midrange-high end storae enclosures
SATA:client applicaions
Chapter 3 Hybrid Storage
1.Hybrid的一些方式：
2.NAND Flash Memory & HDD
Hybrid出现的背景是DRAM 和 HDD之间的gap越来越大，NAND Flash弥补了这一差距。而且克服了HDD能耗low shock resistance的限制，但为了避免对NAND Flash wearout。
frequently-read->Flash
frequently-write->HDD
3.External NAND + HDD
将Flash作为cache，因为flash的seek time更快
4.NAND On Motherboard + HDD
比前者更快但成本也更高
5.NAND/SSD + HDD
6.Hybrid SSD
多种颗粒混在一起
hot data->SLC
cold data->MLC
7.Over-Provisioning
预留空间，原因Flash的物理存储空间和用户实际需求空间之间的差异，需要预留一部分block给controller。
这样做的好处是可以减少在wear-leveling,garbage collection的Write Amplification Factor（WAF）
Chapter 4-1 NAND Flash Teconology
1.NOR Flash:code storage,faster memory cell access
NAND Flash:data storage,higher memory density
2.浮栅结构
热电子注入：NOR Flash的写
隧穿：NAND Flash的写 NOR Flash的擦除
理解自举效应抑制误编程：
Self-Boosted Program Inhibit (SBPI): the channel potential in the inhibited strings is not actively raised by applying a voltage, but capacitively raised.
3.浮栅结构可靠性
3.1chaege retention:为了保证存储信息的读出正确 使得charge至少不能掉10%(10 years)
3.2氧化层厚度Tox等比例缩小限制
不能减薄到6-7nm，不然会导致电荷泄露
若要进一步scaling down 要考虑high-k介质
3.3交叉耦合
不同的FG交叉耦合会引起阈值电压的漂移，影响编程效果。
3.4字线间的泄漏电流
编程过程中的电压情况会引起word line之间的泄漏电流
3.5浮栅中的电子数
随着scaling down FG中的电子数也越来越少，自然会带来阈值电压的下降。但FG中电子的变化也会带来可靠性的变化，尤其对TLC,XLC NAND影响大。
4.Charge Trapping Flash
区别在于电荷存储在non-conducting 介电层
Chapter 5 NAND Flash Design
1.NAND 器件结构
Control Interface:(CI)是NAND和外部用户的接口
Microcontroller:存储内部算法，如读、编程、擦除、测试模式的操作等
ECC的代码
Test Interface(TI)用于测试的接口
Datapath：在IO和读出电路的快速link
冗余部分：以有限状态机的形式 冗余的存在是为了提升wafer良率
1.2Command Interface
NAND需要理解外部指令，读取、输出数据。CI由一系列有限状态机描述，根据IO信号驱动，每次只进入一个状态机 1.3 Test Interface
TI在测试某些功能时启用，用户模式是隐藏的。通过测试入口进入
1.4Microcontroller
code存储在ROM Memory，一般ROM 允许存储2K条指令（24 or 32 bits）
RAM更多是存数据的
2.IO Design
DDR的设计3.ReadOperation
读的方式：早期：加电流读电压
现在：加电压读电流
ABL还需要再看一下
4.Program
如何编程？ISPP Incremental Step Pulse Programming逐步递进式脉冲进行编程
这里又要联系自举电路抑制误编程，需要channel potential
编程进阶版-Reason/Concept
5.Erase
erase通过将p-well给一个统一的负电压（-20V）将所有block里的信息同时reset
SBEI-Self -boosted erase inhibit
6.MLC Storage
编程方式:Y用MLC比SLC好处就是面积减半，但编程导致外围电路更复杂。用two-round programming
探测电路（sensing circuit）
Chapter 6 NAND and Controller Co-design for SSDs
SSD硬件架构
SSD软件架构