ATPG过程首先会进行DRC check ，其中clock rulechecking 是比较重要的。
这是clock to d 问题 ，可以看出clk即作为时钟，也作为数据输入，当时钟的有效沿来的时候，数据如果发生跳变，这会工具不知道该采前面的值还是后面的值
ATPG setting
Dealy testing 有两种方法
1. single capture launch off shift
2. double capture launch off capture
single capture 用最后一个 shift 时钟 产生transition ，很容易产生这个transition
Double capture 是有两个capture cycle ，第一个是用来产生transition ，第2个是用来capture 这个transition
那么问题来了，那种方法好 single capture 明显很容易产生这个transition ，doule capture 明显复杂很多，但是实际做ATPG的时候都是第2种方法，为什么呢
因为所有的scan cell 都连着同一个scan enable信号，而scan enable 必须在小于一个时钟周期内
稳定下来，几乎不可能做到。
而doule capture 第一个 cycle 是 用的shift cycle ，则完全没有这个问题