目录

1.test mode可分为:

(a). analog(BIST) test

(b). function test

(c). BIST test

(d). SCAN test

(e).IO test

2.DFT要测的内容 或者说缺陷分类

(a).Stuck At

(b).Transition

(c).Path Delay

(d).Bridge Test

(e).IDDQ

3.DFT测试手段

(a). BSCAN技术

(b). MBIST技术

(c). ATPG 技术 (或者说SCAN?)

4.scan中的专业术语:

5.DC/AC mode

(a).DC capture

(b).AC capture

6.fast/normal/slow mode




以一组信号为开始,可以看到mode有很多种很多层

DFT涉及的各种"模式" function/test/dc/ac/scan/fast/slow 及基本概念

正常工作模式是normal mode或者function mode

DFT情况下叫test mode

参考链接:

DFT设计绪论

scan & ATPG

1.test mode可分为:

(a). analog(BIST) test

(b). function test

和function mode的区别在于输入时钟/boot方式是通过测试机,比如boot不是从rom/flash之类的地方,而是测试机

目的是主要针对static defects(静态缺陷) 测试open,short,stuck-on,stuck-open

(c). BIST test

(d). SCAN test

还可以分为很多mode

(e).IO test

2.DFT要测的内容 或者说缺陷分类

(a).Stuck At

(b).Transition

(c).Path Delay

(d).Bridge Test

(e).IDDQ

3.DFT测试手段

对于std cell,mem,io有不同的测试手段

(a). BSCAN技术

测试IO pad,主要实现工具是Mentor-BSDArchit,sysnopsy-BSD Compiler

(b). MBIST技术

测试mem,   主要实现工具是Mentor的MBISTArchitect 和 Tessent mbist

(c). ATPG 技术 (或者说SCAN?)

测试std-logic,  主要实现工具是:产生ATPG使用Mentor的 TestKompress 和synopsys TetraMAX;插入scan chain主要使用synopsys 的DFT compiler/cadence的RTL Compiler

4.scan中的专业术语:

Scan Cells:一个scan cell,在一条scan chain中至少包含一个memory element(FF或latch)。

Master Element:直接从上一个scan cell中,得到数据的scan cell,与scan input直接相连接。

Slave Element:在scan chain中的同一个clock的scan cell。

Shadow Element:在scan chain之外的FF或latch。

Copy Element:与上下的scan cell拥有相同或相反的数据的scan cell。

Extra Element:在master element和slave element之间的任意一个element。

Scan chain:一系列连接起来的scan cell,包括一个input ,output,enable。靠近output的scan cell编号0。

Scan Groups:一系列可并行处理的scan chain(有自己的输入和输出)。

Scan Clocks:scan操作的时钟信号,包括reset和set信号。

5.DC/AC mode

(a).DC capture

capture mode通常分为低速和高速模式,分别对应DC captureAC capture. Capture模式下,Scan enable信号接0,扫描寄存器工作在正常模式下,这时候开始检查function上的pin连接。 低速DC capture也就是我们经常说的Stuck-at模式,主要检查我们平时常见的stuck-at 0/1错误。比如下图中的 inverter A端如果被接到了VSS端的话,就是一个stuck at 1的fault。

DFT涉及的各种"模式" function/test/dc/ac/scan/fast/slow 及基本概念

(b).AC capture

AC capture也被称为At-speed Structural Test(ASST),是一种高速测试模式,主要测试芯片中的延迟故障,也就是transition。随着半导体制造工艺的不断发展,片上器件的几何尺寸越来越小。此时,由于制造工艺异常,材料纯度不够,环境杂质等因素影响所造成的随机缺陷,导致电路中某些信号transition time变长,如果这种变化造成关键路径上的延迟不满足最大延迟要求,那么整个电路就不能工作在正常频率下。我们称这种故障为延迟故障。如下图的inverter,如果它下降的transition time延迟,就会导致它整个propagation delay超出理想限定的范围。

DFT涉及的各种"模式" function/test/dc/ac/scan/fast/slow 及基本概念

现在高性能超大规模的芯片的故障也越来越多地表现为延迟故障,而不是传统的stuck-at 故障。因此这个ASST模式也是很重要的,通常会单独作为一个模式定义在mcmm环境中。

6.fast/normal/slow mode

fast/normal/slow 用来筛选不同芯片速度的,代表分别在 超频/标称频率/降频 情况下芯片是否能work。如果能满足超频工作,芯片性能提高可以卖的贵,如果芯片仅仅只能够在降频情况下work,这些chips可以用在低性能产品上(回片的芯片中由于各种随机因素,每颗芯片频率有差异)

这里面能否work指的都是DFT测试是否pass

相关文章:

  • 2022-03-01
  • 2022-02-23
  • 2022-12-23
  • 2021-11-18
  • 2022-12-23
  • 2021-08-27
  • 2022-12-23
  • 2021-12-13
猜你喜欢
  • 2022-12-23
  • 2022-01-08
  • 2022-12-23
  • 2021-12-03
  • 2022-02-05
  • 2021-12-27
相关资源
相似解决方案