3.4 MR寄存器的定义
图9展示了LPDDR4的所有MR寄存器，命名当中标记了"R"的都是属于只读寄存器。W表示只写，RW表示可读可写。读写MR寄存器有对应的MR读写命令。
3.4.1 MR0
| 功能 | 寄存器类型 | 位数 | 数据 | Notes |
|---|---|---|---|---|
| 刷新模式 | 只读 | bit[0] | 0:支持旧版和新的刷新模式 1：只支持新的刷新模式 | 无 |
| RZQI RZQ的自检测试 | 只读 | bit[4:3] | 0x0：不支持 0x1：ZQ引脚接在Vssq或者悬空 0x2:短接到VDDQ 0x3:ZQ自检完成没有错误 | 1 2 3 4 |
| CATR 终结rank | 只读 | bit[7] | 0x0：这个rank的ca没有终结 0x1:这个rank的ca终结 | 5 |
NOTE1：若支持RZQI的功能，将会在MRW ZQ的校准完成之后进行。
NOTE2: 如果ZQ引脚被连在VSSQ上做校准，寄存器的值将会显示0x1。若实际的ZQ引脚没有连在VSSQ，寄存器显示1或者2都代表有错误，建议修改。
NOTE3：如果出现认为的组装错误，LPDDR4将会成为出厂设置for RON（？？？没看懂）将忽略掉ZQCAL的命令。不管如何，可能都不能正常工作。
NOTE4：如果结果是0x3,则说明ZQ引脚上检测到了电阻，但是不能说这个电阻一定是240标准电阻。
NOTE5：bit7的值在上电时确定，根据CA-ODT的拉高拉低或者MR11[7]来确定。如果CA-ODT拉低，不管ODTECA的状态如何，芯片都不会中止CA总线并将MR12[7]设置为0。如果CA-ODT拉高，且ODTCA使能（MR11[7]=1）,芯片将终结CA且将这一位置高。
3.4.2 MR1
| 功能 | 寄存器类型 | 位数 | 数据 | Notes |
|---|---|---|---|---|
| Brust 长度 | 只写 | bit[1:0] | 0:16 1:32 2:16/32 其他：保留 | 1 5 6 |
| 写前导长度 | 只写 | bit[2] | 0x0:保留 0x1：2tCK | 5 6 |
| 读前导长度 | 只写 | bit[3] | 0x0：固定 0x1:切换 | 3 5 6 |
| 写命令到预充电命令时间 | 只写 | bit[4] | 0x0=6 0x1=10 0x2=16 0x3=20 0x4=24 0x5=30 0x6=34 0x5=40 | 2 5 6 |
| 写后导长度 | 只写 | bit[7] | 0x0=0.5tCK 0x1=1.5tCK | 4 5 6 |
NOTE1：on the fly模式下brust可以设置成16或者32，由命令的’BL‘决定，详细见表格82。
NOTE2: nWR是带预充电的写命令到执行预充电命令的CLK个数。
NOTE3：读操作需要设置这bit，具体效果见4.5章节。
NOTE4：[7]提供了一个半或者半个dqs周期的读后导，供控制器选择。
NOTE5：MR1的寄存器有两份，一份管读一份管写，由FSP-WRbit的状态区分MRW和MRR。
NOTE6: There are two physical registers assigned to each bit of this MR parameter, designated set point 0 and set point 1. The device will operate only according to the values stored in the registers for the active set point, i.e., the set point determined by the state of the FSP-OP bit (MR13 OP[7]). The values in the registers for the inactive set point will be ignored by the device, and may be changed without affecting device operation
3.4.3 MR2
NOTE1：（有关RL / WL / nWR / nRTP的允许频率范围，参阅延迟码频率表，本文档的下一修订版中可以获知）
NOTE2: 在WL使能后到关闭之前，别的命令都不被允许。
NOTE3：对于些bit都有两份。。。巴拉巴拉没搞懂。
NOTE4：同上。
3.4.4 MR3
NOTE1：标出来的值都属于典型值而非实际值，实际值需要根据温度电压通过公式计算，在温度电压改变后需要重新CAL。
NOTE2: There are two physical registers assigned to each bit of this MR parameter, designated set point 0 and set point 1.Only the registers for the set point determined by the state of the FSP-WR bit (MR13 OP[6]) will be written to with an MRW command to this MR address, or read from with an MRR command to this address
NOTE3： There are two physical registers assigned to each bit of this MR parameter, designated set point 0 and set point 1.The device will operate only according to the values stored in the registers for the active set point, i.e., the set point determined by the state of the FSP-OP bit (MR13 OP[7]). The values in the registers for the inactive set point will be ignored by the device, and may be changed without affecting device operation
NOTE4：在ZQCAL命令之前，需要将ch.a和ch.b的PU-CAL设置为相同的值。
NOTE5：1.5tck的情况适用于phy时钟频率大于1.6GHZ（3200）.
NOTE6：PPR保护位置1后只能通过上电复位将其拉低。当使能PPR保护后，不允许MR4[4]控制进入PPR模式.
3.4.5 MR4
NOTE1：MR4[2:0]设置的刷新率应用与tREFI,tREFIpb和tREFW。设置为0x3表示正常模式一般是0-85℃。温度低可以选择刷新慢一点，温度高需要刷新快一点。
NOTE2：在大于85摄氏度的环境下面，需要更宽松的AC时序，刷新速率需要调快。见10.2 表格111.
NOTE3：dram的供应商不会详细给出所有温度下的刷新要求的设定，但是要保证厂商给出的刷新要求在厂商规定的范围内能保证dram正常工作。
NOTE4：在刷新速率设置成0/7时，可能无法正常操作。
NOTE5：PPR模式可以配置这一位进入退出。
NOTE6：当[7]=1时，读MR4之后[2:0]将被复位为0.
NOTE7：[7]上电默认0,[2:0]不定值。
NOTE8：更多的读MR4的推荐频率，见温度传感器部分。
NOTE9：[6:3]可写，在写的时候其他bit忽略。
NOTE10：查阅ddr供应商手册获取更多功能。
NOTE11：自刷新中断功能适用于单片12Gbit以上的设备。
3.4.6 MR5
3.4.7 MR6
3.4.8 MR7
3.4.9 MR8
3.4.10 MR9
3.4.11 MR10
NOTE1：ZQCAL的时序和延时见表格66.
NOTE2：如果ZQ引脚通过RZQ连接到VDDQ，则ZQ校准功能和默认校准（通过ZQ-Reset）都可以。 如果ZQ引脚连接到VSS，则设备将使用默认校准，并且忽略ZQ校准命令。两种情况下，设备通电后ZQ的硬件连接均不得改变。