晶体的负载电容选择及原理

一、 晶体起振详解：
对于振荡电路，必须有正反馈，且闭环增益大于1，晶体与负载电容构成Π型滤波电路（带通），共振频率可以通过。
芯片的时钟电路详见：芯片晶振内部电路（皮尔斯振荡电路）。

图1 芯片内部电路

图2 晶体电路
图3有源晶振电路
本文主要讨论：晶体的负载电容是如何的选择和计算以及PCB布局布线：为了谐振点起振。
首先根据晶体的要求可知：负载电容的值要求为18pF;
根据公式：

图中: CL为 负载电容；Cstray: 寄生电容一般为3-7pF;
另外：C1和C2的ESR需要尽可能的小，这样晶体起振的速度快。
电容的值增大，对应晶体振荡频率减小。
二、 PCB布局布线
 负载电容尽可能的离晶体近（<90mils），且在同一层;
 单端走线阻抗50欧姆；平行走线等长;
 晶体到芯片时钟输入口<750mils;

图3