文章目录
写在前面
本分析基于ETH的ETH 263-2210-00L Computer Architecture, Fall 2019
DRAM FRESH
前提条件
一个存储系统有四个通道，每个通道都有两组rank的DRAM芯片。每个内存通道都由一个单独的内存控制器控制。每个rank的DRAM包含八个bank。一个bank包含32K行。一个bank中的每一行是8KB。系统中所有DRAM行之间的最短保留时间为64毫秒。为了确保没有数据丢失，每64毫秒刷新一次DRAM行。每一次DRAM行刷新都是由内存控制器发出的命令启动的，该内存控制器占用相关内存通道上的命令总线5 ns，并占用相关存储库40 ns。让我们考虑1.024秒的时间跨度。我们将资源利用率（如总线或内存库）定义为资源被刷新命令占用的总时间的一部分。对于本节中的每一个计算，您可以将答案简化为2次方和10次方。
Q2
1.024s内共刷新几次？
1024ms/64ms28232k = 2^23
由于refresh导致的命令总线占用是多少？
4.096%
由于refresh导致的数据总线占用是多少？
0
如果不是全部刷新呢？假设用布隆过滤器，一个负责需要64ms刷新的rate，一个追踪需要128ms的