https://blog.csdn.net/chenzhen1080/article/details/82951214
问题1 ddr3侧 的参考电阻和 FPGA侧 的参考电阻是不是同一个功能，同一个阻值？
DDR3 器件上 要标配 240Ω 参考电阻，
通过配置MR1[9,6,2]寄存器产生 1/N x 240 阻值的Rtt,nom电阻，作为 ODT功能 的上下拉匹配电阻，在读数据时匹配内部阻抗
通过配置MR2[10,9] 寄存器产生 1/N x 240 阻值的Rtt,(wr) 电阻, 作为 ODT功能 的上下拉匹配电阻，在写数据时匹配内部阻抗
而 FPGA驱动端的 rzq 引脚也是计算内部匹配阻值使用，不过由于多种 电平标准 都可以使用阻抗匹配功能，rzq的阻值有 100Ω和 240Ω 两种阻值，根据输出电平的不同选用不同的阻值
在输出时打开 驱动器侧的Rs电阻 ，关闭驱动器侧的 Rt电阻，接收时相反，Rs和Rt都由 rzq 校准，不校准的误差会比校准后的误差大很多
DDR3 采用了SSTL-15 class I 电平标准，所以 rzq 接 100Ω 电阻
关于 sstl-15 和 sstl-15 class I 和 sstl-15 class II 的区别：外接匹配电阻的不同，使用 OCT 时即Rs 和 Rt 的不同
问题2 rzq电阻要接几个？怎么接？
同一个 I/O column 中的bank，电平相同 即可共用一个 rzq 电阻
那怎么算一个column 呢？
即 bank 号连续 并且在同一个 SLR（待研究）中即为同一个 column
xilinx 中有间隔的即为不同column，altera中bank 数字不同为不同column
问题3 为什么 部分地址和控制信号要加外部电阻拉到 0.75v ？ 待解决