一、GPIO和芯片引脚的关系
芯片引脚包括但不仅限于GPIO口。
二、GPIO功能框图详解
1.当Vi>3.3V时，上面的保护二极管导通，电流流入VDD，保护芯片不被烧坏；
0<Vi<3.3V时，电流流入。
Vi<0，电流从VSS流出。
*注意，IO口直接连电机供电时需要加隔离
2.①推挽输出（CRL,CRH）
特点：1.可以输出高低电平，用于连接数字器件，高电平由VDD决定，低电平由VSS决定；
2.推挽式结构总是在两个MOS管一个截止时另一个导通，优点是效率高，电流大，驱动能力强；
3.输出高电平时，电流输出到负载，叫灌电流，可以理解成推；输出低电平时，负载电流流向芯片，叫拉电流，即挽。
简化图：
当INT输入为1时，经过反相器，上端mos管导通，下端截止，输出为高电平3.3V
当输入为0时，上端截止，下端导通，输出为0
②开漏输出
特点：1.只能输出低电平，不能输出高电平；
2.如果要输出高电平，则需要外接上拉；
3.开漏输出具有线与功能，一个为低，全部为低。多用于I2C和SMBUS总线。
3.ODR
低16位有效，对应外部GPIO端口的16的引脚。
4.通过片上外设（如串口）输出数据
5.IDR
类比ODR
//施密特触发器：将输入的3.3V（大于2V）电压转换为高电平1，低于1.2V时转换为0，送入寄存器。