目录
一、概述
首先先了解一下SVID的全称：Serial Voltage Identification，中文翻译过来之后就是串行电压识别。主要应用于CPU通过SVID去动态调节VR电源的输出电压。下面会讲到如何去调节电压。
二、SVID协议组成方式
SVID在Physical Layer的实现主要是通过三根信号线，信号线名称与信号线功能如下表格所示：
| 信号名称 | 功能 | 特性 |
| SVID_CLK | SVID的时钟线，其频率为25Mhz。 | 由VCCIO供电，OD输出。该信号单向传输。 |
| SVID_Data | SVID的数据线 | 由VCCIO供电，OD输出。该信号双向传输。 |
| SVID_Alert |
SVID的告警线 |
由VCCIO供电，低有效。该信号单向传输。 |
SVID的访问方式是CPU作为Master，访问连接Slave器件。Slave器件可以有多个，对于不同的Slave，Intel CPU在PDG中有对其地址有指定的要求，并且必须满足这个要求。地址要求如下：
| VR | 地址要求 |
| VCCIN | 00H |
| VCCSA | 01H |
| VCCIO | 02H |
备注：不同型号的CPU可能对VR电源的电命名不一致，以PDG中的SVID Address为准。
三、SVID协议拓扑要求
Intel对于SVID拓扑有强制性要求，要求必须满足Intel拓扑的要求，原理图拓扑如下图所示：
其中在原理图拓扑上明确定义了每个串阻以及每个上拉电阻的要求，因此各位一定要注意，必须严格遵守。
四、SVID如何判别读写
SVID的时序判定比较复杂，需要耐心去理解，在测试完SVID时序后，建议发给Intel去确认时序的信号质量以及时序有没有问题。
SVID数据线是双向的，因此要按照所测时序去区分读写。
测试CPU读的时候要在靠近CPU端测试。
测试写的时候要在靠近VR端测试。
SVID时序图如下图所示：
根据时序图可以看出：
Master读操作
Master在时钟的上升沿进行采样，数据在上一个周期的270°相位处发生电平转换。
Master写操作
Slave在时钟的下降沿进行采样，数据在时钟的上升沿发生变化。
根据以上读写操作可以看出SVID主要是通过数据变化的相位来区分读写。
五、问与答
1）SVID有没有特殊的要求？
答：有的，参考下图：